CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载

资源列表

« 1 2 ... .87 .88 .89 .90 .91 184392.93 .94 .95 .96 .97 ... 199244 »
  1. zhouqixinhao

    0下载:
  2. 汇编语言编写的周期信号发生器,带有CMD文件,适合TI5000系列芯片
  3. 所属分类:DSP编程

    • 发布日期:2008-10-13
    • 文件大小:1.16kb
    • 提供者:关凌涛
  1. adder_32

    0下载:
  2. 超前进位加法器是通常数字设计所必备的,本程序为32位超前进位加法器-CLA is usually necessary for digital design, the procedure for 32-bit CLA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-05-18
    • 文件大小:1.16kb
    • 提供者:zhaohongliang
  1. rs232_receiver

    0下载:
  2. VHDL implementation for an RS-232 receiver system.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.16kb
    • 提供者:mert
  1. clockbuffer

    0下载:
  2. clock buffer for xilinx spartan 3e
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.16kb
    • 提供者:MILIND
  1. pll

    0下载:
  2. HSPICE锁相环电路,为HSPICE提供的demo程序。-HSPICE PLL circuit for HSPICE to provide the demo program.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:1.16kb
    • 提供者:邹洲
  1. LCD12864

    0下载:
  2. AVR lcd12864驱动程序 已经模块化-AVR lcd12864驱动程序 已经模块化
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-07
    • 文件大小:1.16kb
    • 提供者:李传龙
  1. code

    0下载:
  2. its a code which uses des binary to gray to encrpt data . this code is exclusively for a Universal FPGA Kit with Xilinx XC2S200PQ208 -its a code which uses des binary to gray to encrpt data . this code is exclusively for a Universal FPGA Kit with Xi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:1.16kb
    • 提供者:Vish
  1. 201211041138

    0下载:
  2. 小球从自由落体开始后反复弹跳模拟程序。重力10N,阻力2N-Freefall after bouncing ball simulation program.
  3. 所属分类:2D Graphic

    • 发布日期:2017-12-05
    • 文件大小:1.16kb
    • 提供者:夜鸽
  1. tuxiangpeizhun

    0下载:
  2. 采用matlab语言对两幅图像采用互相关函数进行图像配准-Two images using matlab language pairs using cross-correlation function for image registration
  3. 所属分类:2D Graphic

    • 发布日期:2017-11-13
    • 文件大小:1.16kb
    • 提供者:小呆
  1. DCMotor

    0下载:
  2. dsp 直流电机控制程序 通过设置McBSP各管脚的工作方式和状态,可以实现将它们当成通用I/O引脚使用-dsp DC motor control procedures of the pin by setting the McBSP and status of work, you can achieve them as a general-purpose I/O pin
  3. 所属分类:DSP program

    • 发布日期:2017-04-10
    • 文件大小:1.16kb
    • 提供者:梅梅
  1. lopp_encoder

    0下载:
  2. 循环码编码,Verilog语言实现,带仿真程序。-Loop coding, Verilog language, with the simulation program.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.16kb
    • 提供者:张刚
  1. exp2-6

    0下载:
  2. 编写程序 采用单链表表示集合,并实现两个集合的并、交和差-Programming that set a single-linked list, and realize the two collections and, pay and poor
  3. 所属分类:SCM

    • 发布日期:2017-04-12
    • 文件大小:1.16kb
    • 提供者:bi3127519
« 1 2 ... .87 .88 .89 .90 .91 184392.93 .94 .95 .96 .97 ... 199244 »
搜珍网 www.dssz.com

浏览历史记录

关闭