CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载

资源列表

« 1 2 ... .29 .30 .31 .32 .33 185434.35 .36 .37 .38 .39 ... 199244 »
  1. 107215824washingmachine

    0下载:
  2. 通过不同的二极管亮,表示洗衣机的不同状态。如正转、反转、洗条、干衣。按下P3_3时,会停止
  3. 所属分类:其他嵌入式/单片机内容

    • 发布日期:2008-10-13
    • 文件大小:1.1kb
    • 提供者:李杰
  1. CIC_DEC_3

    0下载:
  2. CIC抽取滤波器设计,CIC滤波器采用5阶3倍抽取。-CIC decimation filter design, CIC filter order 3 times 5 samples.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:1.1kb
    • 提供者:42200306
  1. CIC_DEC_6

    0下载:
  2. CIC抽取滤波器设计,CIC滤波器采用5阶6倍抽取。-CIC decimation filter design, CIC filter stage 6 times 5 samples.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:1.1kb
    • 提供者:42200306
  1. denoise0615

    0下载:
  2. 灰度图片阈值去噪处理,读图片的各种阈值去噪进行编程,比较。-Gray image threshold denoising processing
  3. 所属分类:2D Graphic

    • 发布日期:2017-04-09
    • 文件大小:1.1kb
    • 提供者:蔡江
  1. traffic-light

    0下载:
  2. 使用verilog实现的简单交通灯控制程序,只是实现的红绿黄灯定时。-traffic light control circuit。however,just including red,green,yellow light
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1.1kb
    • 提供者:konglingjun
  1. counter

    0下载:
  2. 实现可控计数器,在用户的控制下,可以实现起点和终点的计数设置-used to count by the user controlling
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1.1kb
    • 提供者:冯伟生
  1. AT24CX

    0下载:
  2. AT24C01-AT24C16IIC总线功能模块-AT24C01-AT24C16IIC bus functional modules
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-10
    • 文件大小:1.1kb
    • 提供者:李勇
  1. YunDongdexiaoqiu

    0下载:
  2. 此段代码为MATLAB动画设计经典作,运动的小球,可以为初学MATLAB动画的人一个很好地思路-This code for MATLAB animation design classic, ball movement, animation for beginners MATLAB is a good idea
  3. 所属分类:3D Graphic

    • 发布日期:2017-11-11
    • 文件大小:1.1kb
    • 提供者:邢天
  1. wave

    0下载:
  2. 分别通过一维小波和二维小波变换实现对一幅图像的2层小波分解,并提取低频系数,最终实现对图像的压缩。-Respectively, through one-dimensional and two-dimensional wavelet wavelet transform image on a two-layer wavelet decomposition and extract low frequency coefficients, and ultimately to achieve image c
  3. 所属分类:Wavelet

    • 发布日期:2017-04-02
    • 文件大小:1.1kb
    • 提供者:幻雾
  1. Add_Sub_4_Bit

    0下载:
  2. 这个是vhdl中很简单并且很基础的adder减法编码 主要是为以后的学习ram编码做准备 其中包括fulladder和halfadder-This is a very simple and very vhdl based adder coding is mainly for future learning ram preparation including fulladder coding and halfadder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.1kb
    • 提供者:zhangzicong
  1. Waterline

    0下载:
  2. 实现半自动化水边线提取后,错误、毛刺后处理,去噪、平滑等-Automate waterlines and a half after the extraction, errors, glitches after treatment, de-noising, smoothing
  3. 所属分类:GIS program

    • 发布日期:2017-04-11
    • 文件大小:1.1kb
    • 提供者:赵赛帅
  1. IIC

    0下载:
  2. Verilog IIC程序,RAM接口,方便调试,一主多从-Verilog IIC program, RAM interface, easy to debug, and more a master
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.1kb
    • 提供者:吴洋
« 1 2 ... .29 .30 .31 .32 .33 185434.35 .36 .37 .38 .39 ... 199244 »
搜珍网 www.dssz.com