CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载

资源列表

« 1 2 ... .81 .82 .83 .84 .85 185986.87 .88 .89 .90 .91 ... 199244 »
  1. BIKE_CARTOON

    1下载:
  2. 本源代码实现的是在屏幕上移动一辆自行车。自行车移动的同时旋转它的脚蹬。实现的方法为:绘制出一个完整的自行车映像,以及一系列脚蹬处于不同位置的较小映像,绘制完后按照一定的顺序重复显示这些映像,以达到动画的目的。-source code is realized on the screen a mobile bicycle. Mobile bicycle while rotating the sneaking. The way to achieve : mapping out a complete b
  3. 所属分类:绘图程序

    • 发布日期:2008-10-13
    • 文件大小:1.07kb
    • 提供者:agang
  1. multiply

    0下载:
  2. 好用的浮点乘法器,可完成32位IEEE格式的浮点乘法,经过仿真通过
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.07kb
    • 提供者:gulu
  1. dbxtc

    0下载:
  2. 多边形填充扫描算法源码:对每一条扫描线都建立一个与它相交的多边形的活性边表-Polygon Fill-scan algorithm Source: for every one scanning lines intersecting a polygon with its active side of the table
  3. 所属分类:Graph Drawing

    • 发布日期:2017-04-03
    • 文件大小:1.07kb
    • 提供者:lnfslcc
  1. hainan

    0下载:
  2. MAX+PLUS2环境下VHDL彩灯控制器编程 1.有十只LED,L0……L9 2.显示方式 ①先奇数灯依次灭 ②再偶数灯依次灭 ③再由L0到L9依次灭 3.显示间隔0.5S,1S可调-MAX+ PLUS2 programming environment, VHDL lantern controller 1. With 10 LED, L0 ... ... L9 2. Display odd lights turn off before ① ② ③ again
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:1.07kb
    • 提供者:吴海霞
  1. modelsim

    0下载:
  2. modelsiM使用说明,看看你就会明白什么是MODELSIM,大家一起加油-modelsiM instructions, see if you will understand what is MODELSIM, everyone refueling
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.07kb
    • 提供者:liming
  1. random

    0下载:
  2. random number generator... tt8-random number generator... tt800
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.07kb
    • 提供者:arsha
  1. DIV2

    0下载:
  2. 二分频,占空比,50比50,VHDL语言-Second, frequency, duty cycle, 50 to 50, VHDL language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.07kb
    • 提供者:王锋
  1. async_transmitter

    0下载:
  2. verilog语言,RS232异步发送模块-verilog language, RS232 asynchronous transmit module
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:1.07kb
    • 提供者:何沐
  1. dsp2812-1

    0下载:
  2. 在烧写dsp过程中,发现dsplock,不能烧写,求助。-when program dsp2812,find dsp2812 lock, can not unlock.
  3. 所属分类:DSP program

    • 发布日期:2017-11-09
    • 文件大小:1.07kb
    • 提供者:王英
  1. timer

    0下载:
  2. 定时器功能,主函数。nios2 quartus-nios2 quartus main
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.07kb
    • 提供者:ma
  1. TXd_FIFO

    0下载:
  2. 用FPGA 串口通信发送部分代码,FPGA芯片采用xilinx sptan3e 可以实现FPGA向通过max232电脑发送数据-The FPGA to send part of the code, serial communication, the FPGA chip using xilinx sptan3e can implement on FPGA send through max232 computer data
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.07kb
    • 提供者:chenkun
  1. arduino_button

    0下载:
  2. 基于arduino开发板的物联网代码,通过手机控制开发板上连接的继电器,进而达到控制开关的目的。-Arduino development board based networking code, through the mobile phone development board connected to the control relay, and thus achieve the purpose of the control switch.
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-12
    • 文件大小:1.07kb
    • 提供者:张国务
« 1 2 ... .81 .82 .83 .84 .85 185986.87 .88 .89 .90 .91 ... 199244 »
搜珍网 www.dssz.com