CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载

资源列表

« 1 2 ... .41 .42 .43 .44 .45 191246.47 .48 .49 .50 .51 ... 199244 »
  1. xiang

    0下载:
  2. 使用蜂鸣器产生汽车警笛声 同时指示灯像警灯一样闪烁-The use of siren buzzer motor vehicles produced at the same time as light as the lights flicker
  3. 所属分类:Other Embeded program

    • 发布日期:2017-03-24
    • 文件大小:923byte
    • 提供者:凡川
  1. GMSK

    4下载:
  2. GMSK的FPGA实现程序,全数字GMSK实现方案。-GMSK FPGA-implementation process, all-digital GMSK implementations.
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-05
    • 文件大小:923byte
    • 提供者:chen
  1. C8051F020DAC1initialization

    0下载:
  2. initialization DAC1 programming Medium C8051F020 -Medium C8051F020 programming initialization DAC1
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-12
    • 文件大小:923byte
    • 提供者:lq
  1. FFT

    0下载:
  2. 一个用于数字信号处理的FFT算法的源程序,里面可以进行256点的FFT运算,通过在CCS(code composor studio)可以产生正弦波和FFT运算后的波形-One for digital signal processing of the source of the FFT algorithm, which can be 256 point FFT computation, through the CCS (code composor studio) can generate sine
  3. 所属分类:DSP program

    • 发布日期:2017-04-03
    • 文件大小:923byte
    • 提供者:
  1. FrqDiv

    0下载:
  2. VerilogHDL语言编写的分频编序,在FPGA上调试通过-VerilogHDL language compilation of sub-frequency sequence, the FPGA debugging through
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:923byte
    • 提供者:iory
  1. AD0809

    0下载:
  2. verilog实现的“状态机实现AD0809数模转换”。-verilog to achieve a " state machine to achieve AD0809 digital to analog conversion."
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:923byte
    • 提供者:王先生
  1. waveformgenerator

    0下载:
  2. The following information has been generated by Exemplar Logic -- and may be freely distributed and modified. -- -- Design name : smart_waveform -- -- Purpose : This design is a smart waveform generator. -The following information has be
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:923byte
    • 提供者:jgc
  1. ad0809vhdl

    0下载:
  2. 用vhdl编写的ad0809,不过所实现的不能直接输入模拟信号,而是只能是整数信号-Prepared using vhdl ad0809, but can not be directly implemented by the input analog signal, but can only be an integer signal
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:923byte
    • 提供者:潘牧野
  1. tren_de_pulsos

    0下载:
  2. Generator of pulse train to 50MHz.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:923byte
    • 提供者:tolima
  1. ATmega128_INTERRUPT

    0下载:
  2. atmega128中断程序,里面涵盖了atmega128常用的中断函数-the atmega128 interrupt the program, which covers the atmega128 common interrupt function
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-08
    • 文件大小:923byte
    • 提供者:李世民
  1. vid_clkgen

    0下载:
  2. Xilinx xapp sink displayport vid clk geneator source
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:923byte
    • 提供者:asdfqqqwa
  1. RGB_YCbCr

    0下载:
  2. 色彩空间转换,RGB转换为YCrCb,verilog代码,已通过测试。-Color space conversion, RGB conversion to YCrCb, verilog code, has passed the test.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:923byte
    • 提供者:李生
« 1 2 ... .41 .42 .43 .44 .45 191246.47 .48 .49 .50 .51 ... 199244 »
搜珍网 www.dssz.com

浏览历史记录

关闭