资源列表
8by8
- assembly program for AVR128 multiplication of 8 bit Using AVR Studio 4
6pai
- VRML建模非常好用 VRML建模非常好用 VRML建模非常好用 VRML建模非常好用 VRML建模非常好用 VRML建模非常好用 -VRML modeling is very easy to use VRML modeling is very easy to use VRML modeling is very easy to use VRML modeling is very easy to use VRML modeling is very easy to use VRML modeling
key
- 基于ATmega128、IAR FOR AVR 写的矩阵键盘程序-Based on ATmega128, IAR FOR AVR program written in matrix keyboard
ADC12
- msp430单片机的ADC芯片驱动模块程序-msp430 microcontroller chip ADC driver module program
median
- using median filter to salt denosing
tongxinyuan
- 绘制同心圆，以及绘制三维球及轨道坐标，并标注卫星位置-Painted circle
foobarUtility
- Small DrawText method for .NET Micro Framework
one
- 产生右图所示图像f1(m,n)，其中图像大小为256×256，中间亮条为128 ×32，暗处=0，亮处=100。对其进行FFT： ① 同屏显示原图f1(m,n)和FFT(f1)的幅度谱图； ② 若令f2(m,n)=（-1）m+n f1(m,n)，重复以上过程，比较二者幅度 谱的异同，简述理由； ③ 若将f2(m,n)顺时针旋转90 度得到f3(m,n)，试显示FFT(f3)的幅 度谱，并与FFT(f2)的幅度谱进行比较； ④ 若将f1(m,n) 顺时针旋转90 度得到
photoresize
- 将输入文件夹中的图片调整为统一大小格式的图片，输出到输出目录中-Enter the folder will be adjusted to a unified picture of the size of image formats, output to the output directory
add
- 用verilog实现的可综合的16位和32位加法器，经过验证了。-Implementation addition with verilog.
1.3V-default
- 這是一個適用於1.8V轉1.3V必迴路 在1Mhz頻率下 RLC各為 25m 4.7u 10u 給有需要的同學作為參考-This is one for 1.8V 1.3V will turn 1Mhz frequency RLC circuit at each 25m 4.7u 10u to needy students as a reference
m
- 这是vhdl编写的产生7位m序列的程序，类比可以产生更多为的。而m序列即可作为输入测试信号，也可以模拟噪声。-It is written vhdl 7 m sequence generation process, can produce more for the analogy. The m-sequence can be used as an input test signal, it can simulate noise.