CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载

资源列表

« 1 2 ... .84 .85 .86 .87 .88 198189.90 .91 .92 .93 .94 ... 199244 »
  1. SHUMAGUAN

    0下载:
  2. avr单片机 atmega16 数码管循环显示数字0到9-avr microcontroller atmega16 digital control loop display numbers 0 to 9
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-01
    • 文件大小:567byte
    • 提供者:王军
  1. Rolling_Message_Modified

    0下载:
  2. PicBasic program for PIC16F876A for LCD display. Rolling message displaying for attractive look.
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-08
    • 文件大小:567byte
    • 提供者:Kee K.K.
  1. NEC-AT24C256

    0下载:
  2. nec单片机完成对存储器AT24C256的读写-nec microcontroller to read and write AT24C256
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-02
    • 文件大小:567byte
    • 提供者:lg
  1. main

    0下载:
  2. 利用改变定时器输出比较通道的捕获值,当输出通道捕获值产生中断时,在中断中将捕获值改变,这时,输出的I/O会产生一个电平翻转,利用这种办法,实现不同频率的PWM输出。-Used to change the timer output value of a channel down the output channel capture value generate the interrupt, "the value will change, then, the output of course i
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-01
    • 文件大小:567byte
    • 提供者:闻晶
  1. systick

    0下载:
  2. Some systick routin without systick timer. It use general timer. STM8/AVR8
  3. 所属分类:Other Embeded program

    • 发布日期:2017-03-25
    • 文件大小:567byte
    • 提供者:trojan
  1. Decade-Counter

    0下载:
  2. decade counter with two input and count out outputs
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-20
    • 文件大小:567byte
    • 提供者:sreedharan
  1. sqrt

    0下载:
  2. 用verilog实现的开2次方,已经在modelism中经过验证,其时间周期不固定。-Implementation open square with verilog.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:567byte
    • 提供者:yangyang
  1. RC_Servo

    0下载:
  2. ATmega128 -> RC_Servo_Motor
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-12
    • 文件大小:567byte
    • 提供者:maruker
  1. binbcd8

    0下载:
  2. Binary to BCD conversion in VHDL for implementation in FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:567byte
    • 提供者:SUPIN
  1. motor

    0下载:
  2. 68HC12 example code - Driving a dc motor using PWM format
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-12
    • 文件大小:567byte
    • 提供者:may
  1. BCDto7Segment

    0下载:
  2. vhdl bcd to seven segment
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:567byte
    • 提供者:prasepvianto
  1. cou

    0下载:
  2. this the vhdl program for the counter.-this is the vhdl program for the counter.
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-12
    • 文件大小:567byte
    • 提供者:ashok
« 1 2 ... .84 .85 .86 .87 .88 198189.90 .91 .92 .93 .94 ... 199244 »
搜珍网 www.dssz.com