CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载

资源列表

« 1 2 ... .24 .25 .26 .27 .28 102929.30 .31 .32 .33 .34 ... 199244 »
  1. Socket

    0下载:
  2. socket通信,包含消息传输以及文件传输!-socket communications, including messaging and file transfer!
  3. 所属分类:Communication

    • 发布日期:2017-05-23
    • 文件大小:7.02mb
    • 提供者:杨绥
  1. xml

    0下载:
  2. 从指定的xml文件中读取数据,并解析和显示到表格框内-From the specified xml file to read data, and parse and display the form box
  3. 所属分类:File Operate

    • 发布日期:2017-03-30
    • 文件大小:592.33kb
    • 提供者:翟双凤
  1. 1-wire

    0下载:
  2. 在没有专用总线主机的情况下,微处理器可以轻松地产生1-Wire时序信号(ATMEGA168-20AU 晶振20MHz)-In the absence of dedicated bus master case, the microprocessor can easily generate 1-Wire timing signal (ATMEGA168-20AU crystal 20MHz)
  3. 所属分类:SCM

    • 发布日期:2017-04-08
    • 文件大小:5.91kb
    • 提供者:周红波
  1. 8qiangdaqi

    0下载:
  2. 8路抢答器,数字电路,运用74ls279和74ls148制作的电路。-8 and the vies to answer first, digital circuit, the use 74ls279 and 74ls148 making circuit.
  3. 所属分类:SCM

    • 发布日期:2017-04-17
    • 文件大小:16.12kb
    • 提供者:王军
  1. mayimatlab

    0下载:
  2. 用蚂群算法实现机器人最短路径的规划,实现语言为matlab-Ant swarm robot with the shortest path planning, implementation language for the matlab
  3. 所属分类:AI-NN-PR

    • 发布日期:2017-04-01
    • 文件大小:33.23kb
    • 提供者:mali
  1. s

    0下载:
  2. 2选1 选择器 寄存器 等源代码 希望对大家有用哈-2 Select a selector register code, etc. I hope useful for Kazakhstan
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4.08kb
    • 提供者:jj
  1. USB-HID

    1下载:
  2. 在ATMEGA168上采用CH375外置固件模式实现标准HID设备,完成PC机与设备之间的数据交互-CH375 external use on the ATMEGA168 mode for standard HID device firmware, complete the PC and data exchange between devices
  3. 所属分类:SCM

    • 发布日期:2016-02-12
    • 文件大小:10kb
    • 提供者:周红波
  1. 4qiangdaqi

    0下载:
  2. 纯数字电路,4路抢答器,运用74ls175和74ls20芯片制作。-Digital circuit, the 4 way the vies to answer first.
  3. 所属分类:SCM

    • 发布日期:2017-04-17
    • 文件大小:9.07kb
    • 提供者:王军
  1. x

    0下载:
  2. ALU flop Detector110 等源代码-ALU flop Detector110 source code, etc.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.55kb
    • 提供者:jj
  1. s

    0下载:
  2. counter confn dlatch dreg parity srlatch 源代码-counter confn dlatch dreg parity srlatch source
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.67kb
    • 提供者:jj
  1. USB-1.1-IP-CORE-VHDL

    0下载:
  2. USB1.1标准接口的IP核的实现和其设计实现的源码范例VHDL-USB1.1 standard interface IP core implementations and examples of their design and implementation of the VHDL source code
  3. 所属分类:USB develop

    • 发布日期:2017-03-23
    • 文件大小:415.98kb
    • 提供者:sxhfjgl010
  1. stop-and--MCU

    1下载:
  2. 51单片机控制,循迹小车,带有数码管显示时间,带有汇编程序,proteus仿真图。-51 single-chip microcomputer control, follow mark, with digital tube car show time, with the assembler program, proteus simulation diagram.
  3. 所属分类:SCM

    • 发布日期:2017-04-01
    • 文件大小:75.24kb
    • 提供者:王军
« 1 2 ... .24 .25 .26 .27 .28 102929.30 .31 .32 .33 .34 ... 199244 »
搜珍网 www.dssz.com