资源列表
FPGACPLD
- 在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，对时序控制的抽象度也相应提高，因此在设计中较难把握，但在理解RTL电路时序模型的基础上，采用合理的设计方法在设计复杂数字系统是行之有效的，通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高，并且系统的工作频率可以达到一个较高水平
bbb
- 用DELPHI实现的验证码识别的最基础例子!
UptoLog_SomeTestApplication
- Logging System for .NET SOA Applications
shaiku
- 筛库 SET TALK OFF SELECT 街乡码,count(*) FROM aaa GROUP BY 街乡码 INTO ARRAY 街乡码库 FOR i=1 TO _TALLY SELECT * FROM aaa WHERE aaa.街乡码 = 街乡码库[i,1] INTO TABLE ( 街乡 +街乡码库[i,1]) ENDFOR CLOSE DATABASES
iiopnetsrc12
- Building a Distributed Object System with .NET and J2EE Using IIOP.NET
PieClient
- 用于图像统计观察，可适合中小学课程教学！能自己能自己设置比例！
jxcnew
- vb.net + SQL2000 开发的进销存系统
hack
- 局域网扫描+(反)嗅探+欺骗+攻击程序vc源代码
AppLogger2
- AppLogger, a Simple Distributed Application Logger
PDIUSBD12_cn
- usb 接口芯片介绍PDIUSBD12 是一款性价比很高的USB 器件它通常用作微控制器系统中实现与微控制器进行通信的 高速通用并行接口它还支持本地的DMA 传输
eMuleVeryCD
- eMule-VeryCD-src（c++）用c++写的电驴的源代码 感兴趣的可以
j-facelets_code
- facelet使用演示 facelet使用演示