资源列表
FDTD-WireAtenna2
- 3D-FDTD垂直双阵子程序，可以调整阵子半径。以达到设计一定方向图的目的。-3D-FDTD vertical-stream procedures can be adjusted stream radius. Designed to achieve certain objectives in the direction of the map.
FDTD-WireAtenna1
- 3D-FDTD程序计算平行双阵子，可以调整阵子间距和阵子半径。以达到设计一定仰角的目的。-3D-FDTD calculated parallel ago, spacing can be adjusted stream and stream radius. Designed to achieve a certain elevation purposes.
duochong
- person类 数据成员： 姓名name、性别sex、年龄age 成员函数 （1）构造函数 （2）输出姓名、性别、年龄 派生类student 数据成员： 学号、专业（代号） 、考试成绩score[5]、平均成绩 成员函数 （1）构造函数 （2）输出学号、姓名、性别、年龄、专业 （3）计算平均成绩 （4）输出学号、姓名、单科成绩和平均成绩 派生类teac
duotai
- 设计有理数类rational_number 数据成员： int numerator(分子) int denominator(分母) 成员函数 （1）构造函数rational_number （）和rational_number （int x, int y） （2）拷贝构造函数 (3) 重载运算符“+”、“-”、“*”和“/” 2. 设计有理数类rational_number 数据成员：
oneD_hyex_sourceH_DNG
- 一维双负介质的drude等效模型的防真程序．可以从输出图象中看出双负介质的基本特性-one-dimensional negative media drude Equivalent Model defense really procedures. Images can be output seen double negative dielectric characteristics of the basic
cheku
- 车库问题，里面有对时间函数的应用和读写文件,-garage issue, which is the time function of the application and document literacy,
threeD_sourceE_NearToFar
- 使用Matlab编制的3D－FDTD程序，程序中使用拉夫等效原理进行时谐场外推．程序中给出了阵子天线的注释代码．-using Matlab based 3D-FDTD procedures, procedures for the use of Lyford equivalence principle for the time-harmonic extrapolations. Procedures given the stream of the Notes code antenna.
3D-FDTD-Liao
- ３D-FDTD防真，边界为廖氏差分格式,程序使用计算机内存较少，可以用来做稍大尺寸物体的电磁防真-3D-FDTD defense truthfulness, Liao borders difference format, procedures use less computer memory. can be used to do slightly larger size object electromagnetic defense really
SENANDCO
- 参加一竞赛的程序(我负责的部分)，包括STH11温湿度传感器的驱动，一般模拟传感器的串口通信-participate in a contest (my part), including STH11 temperature and humidity sensor-driven, Sensor Simulation general Serial Communication
SPtransform
- Verilog HDL编写的串并转换。采用iout类型口。包含源文件和测试文件。用Modsim编译。-Verilog HDL Series and the preparation of the conversion. I used iout types. Includes source and test papers. Modsim compiler used.
news5f
- Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。-Verilog HDL prepared by the five-frequency circuits. Clock using two phase logic role.
Linux_serial_programming
- linux下的串口编程例程，包括一些简单的说明-under linux Serial Programming routines, including some simple explanation