资源列表
foupao
- 相关分析过程的matlab方法，FMCW调频连续波雷达的测距测角，可以提取一幅图中想要的目标。- Correlation analysis process matlab method, FMCW frequency modulated continuous wave radar range and angular measurements, Target can be extracted in a picture you want.
EM3DTask
- EM3DTask源代码工程[VC++ 2010]，三维时频电磁仪施工任务表编辑程序。用GridCtrl实现可编辑网格输入表-work table editor for 3-D Time/Frequency Electromagnetic Imstrument. vc++ 2010 source codes.
S6_VHDLproject
- 常用的VHDL模块，适合VHDL入门者，本系列一共包含六个VHDL模块，本模块是计算机运算器模块（S6）实现运算器相关功能 1.算术逻辑单元（alu_1706）,实现算术逻辑运算 2.CPU寄存器组（cpu_register），实现四个通用寄存器（具有读写功能），一个PC寄存器（清零，置数，加一计数，减一计数，工作使能）。 3.全加器（full_adder） 4.半加器（half_adder） 5.3-8译码器（mutex_3to8） 6.计算机运算器（S6）实现运算器相
3
- DHT11温湿度检测系统，12864显示，亲测能用-DHT11 12864
klmanPID
- 基于klman的pid控制器参数调节优化程序，希望对大家有帮助-Klman based on the PID controller parameters optimization procedures, we hope to help
MeanShift
- 综合介绍meanshift算法的使用，使用meanshift算法对图像分割，在后续的运动跟踪埋下基础-This section describes the sum of the mean shift algorithm。Using mean shift algorithm for image segmentation, in a subsequent motion tracking laying foundation
mutex_3to8_VHDLproject
- 常用的VHDL模块，适合VHDL入门者，本系列一共包含六个VHDL模块，本模块是3-8译码器（mutex_3to8） 1.算术逻辑单元（alu_1706）,实现算术逻辑运算 2.CPU寄存器组（cpu_register），实现四个通用寄存器（具有读写功能），一个PC寄存器（清零，置数，加一计数，减一计数，工作使能）。 3.全加器（full_adder） 4.半加器（half_adder） 5.3-8译码器（mutex_3to8） 6.计算机运算器（S6）实现运算器相关功能
MainFrm
- 基于c++测绘小程序设计，实现了测量数据的处理-Mapping program
foumai
- 三相光伏逆变并网的仿真，采用的是通用的平面波展开法,包含位置式PID算法、积分分离式PID。- Three-phase photovoltaic inverter and network simulation, Using common plane wave expansion method, It contains positional PID algorithm, integral separate PID.
FCMClust
- 采用模糊C均值对数据集进行聚类的matlab代码-Matlab code for data clustering based on fuzzy c-means algorithm
foulun
- 有小波分析的盲信号处理，多抽样率信号处理，现代信号处理中谱估计在matlab中的使用。- There Wavelet Analysis Blind Signal Processing, Multirate signal processing, Modern signal processing used in the spectral estimation in matlab.
half_adder_VHDLproject
- 常用的VHDL模块，适合VHDL入门者，本系列一共包含六个VHDL模块，本文件是半加器模块 1.算术逻辑单元（alu_1706）,实现算术逻辑运算 2.CPU寄存器组（cpu_register），实现四个通用寄存器（具有读写功能），一个PC寄存器（清零，置数，加一计数，减一计数，工作使能）。 3.全加器（full_adder） 4.半加器（half_adder） 5.3-8译码器（mutex_3to8） 6.计算机运算器（S6）实现运算器相关功能-VHDL modules