CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载

资源列表

« 1 2 ... .98 .99 .00 .01 .02 29503.04 .05 .06 .07 .08 ... 199244 »
  1. XC3S400TQ144

    0下载:
  2. Just little program for xilinx FPGA. It is can be used as a example for education.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:310.61kb
    • 提供者:Ruslan
  1. time_test

    0下载:
  2. 利用10M的时钟,设计一个单周期形状的周期波形。这是用Verilog写的-Use 10M clock cycle design a single cycle waveform shape. This is written in Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:535.62kb
    • 提供者:猪肉先生
  1. Chemistry-Formatter-for-Powerpoint-2007

    0下载:
  2. Chemistry Formatter for Powerpoint 2007
  3. 所属分类:File Operate

    • 发布日期:2017-05-01
    • 文件大小:68.26kb
    • 提供者:Sam
  1. Chemistry-Formatter-for-Word-2007

    0下载:
  2. Chemistry Formatter for Word 2007
  3. 所属分类:File Operate

    • 发布日期:2017-05-01
    • 文件大小:71.86kb
    • 提供者:Sam
  1. HEU_KMS_Activator_CH_v6.4

    0下载:
  2. HEU_KMS_Activator_CH_v6.4 for office activation
  3. 所属分类:File Operate

    • 发布日期:2017-05-09
    • 文件大小:1.5mb
    • 提供者:Sam
  1. wdp_79

    0下载:
  2. 旋转LED数字时钟程序源程序,旋转LED数字时钟程序源程序-Rotating LED digital clock source program,Rotating LED digital clock source program
  3. 所属分类:CSharp

    • 发布日期:2017-04-12
    • 文件大小:1.35kb
    • 提供者:范涛
  1. Serial_Adder

    0下载:
  2. 注意:是verilog语言写的 一bit的全加器,实现4位数的串行加法器,一个时钟能完成一次一bit的全加-Note: It is verilog language to write a bit full adder, to achieve four-digit serial adder, a clock can be completed once a bit full adder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:520.63kb
    • 提供者:
  1. max4cj_v2011

    0下载:
  2. 马克斯CMS (maxcms)多资源站超强采集插件插件只适用于max 4.0 集成多个优质QVOD、GVOD资源库 支持一键采集,分类采集,一键采集当天,自动入库 同分类重名电影将覆盖。-Max CMS (maxcms) multiple resource station super acquisition plug-ins apply only to max 4.0 Integration of multiple high-QVOD, GVOD Repository Sup
  3. 所属分类:Web Server

    • 发布日期:2017-05-01
    • 文件大小:10.39kb
    • 提供者:jackstraw26
  1. my_alu

    0下载:
  2. 一个简单的ALU程序设计,实现以下功能: 逻辑运算:与、或、非、异或、逻辑左移、逻辑右移 算术运算:加、减 -A simple ALU program designed to achieve the following functions: logic operations: AND, OR, NOT, XOR logical left, logical shift right arithmetic operations: addition, subtraction
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:579.58kb
    • 提供者:
  1. uboot-bn-nook-hd-fastboot-master

    0下载:
  2. uboot快速启动代码,欢迎参考,主机模式-uboot fastboot master is used in the ARM borad
  3. 所属分类:SCM

    • 发布日期:2017-05-31
    • 文件大小:12.46mb
    • 提供者:liuzewen
  1. MyTestOne

    1下载:
  2. 基于VS2010,利用图片控件picture control在基于对话框的MFC界面上显示图片-Based on VS2010, use the picture control picture control display a picture on an MFC dialog-based interface
  3. 所属分类:Button control

    • 发布日期:2017-06-16
    • 文件大小:22.77mb
    • 提供者:古月
  1. led_flash

    0下载:
  2. 一个简单的流水灯设计,适用于Verilog入门的同学,练习如何进行简单的硬件语言描述-A simple water lamps designed for Verilog entry students practice how to make simple hardware descr iption language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:595.62kb
    • 提供者:
« 1 2 ... .98 .99 .00 .01 .02 29503.04 .05 .06 .07 .08 ... 199244 »
搜珍网 www.dssz.com

浏览历史记录

关闭