CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载

资源列表

« 1 2 ... .13 .14 .15 .16 .17 83118.19 .20 .21 .22 .23 ... 199244 »
  1. TIEMR1_TIMER2

    0下载:
  2. 通过中断1和中断2来控制交通秒表显示,并附带仿真图,调试以通过-By interrupts and interrupt to control traffic stopwatch display, along with simulation diagram, debugging through
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-12-01
    • 文件大小:68.69kb
    • 提供者:小龙
  1. dsp

    0下载:
  2. 第1章DSP2407概述,第2章系统配置和中断,第3章存储器和IO空间,第4章时钟和低功耗模式,第5章数字输入输出,第6章事件管理器,第7章模数转换ADC模块,第8章串行通信接口SCI ,第9章串行外设接口SPI,第10章CAN接口,第11章看门狗,第12章开发工具及开发环境,第13章程序设计-Chapter 2 System Configuration and interrupt Overview Chapter 1 DSP2407, memory and IO space on Chapte
  3. 所属分类:Linux-Unix program

    • 发布日期:2017-11-21
    • 文件大小:6.6mb
    • 提供者:jiezhou
  1. Student_manage

    0下载:
  2. 自己写的一个学生管理系统,可以统计各类信息,非常实用。-A student management system, you can write your own statistics on the various types of information, very useful.
  3. 所属分类:Windows Develop

    • 发布日期:2017-11-21
    • 文件大小:1.81mb
    • 提供者:肖富坤
  1. exp9

    0下载:
  2. 本实验要完成的任务是设计一个四位二进制全加器。具体的实验过程就是利用实验系统上的拨动开关模块的SW17~SW14作为一个加数X输入,SW13~SW10作为另一个加数Y输入,用LED模块的LEDG0~LEDG4来作为结果S输出,LED亮表示输出‘1’,LED灭表示输出‘0’。-To complete the task of the experiment is to design a four bit binary full adder. The specific experimental proc
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-06
    • 文件大小:580byte
    • 提供者:真三战魂
  1. 1display

    0下载:
  2. 1到9999的数码管动态显示,数码管动态显示-1-9999 digital dynamic display
  3. 所属分类:SCM

    • 发布日期:2017-11-30
    • 文件大小:694byte
    • 提供者:liangpeng
  1. 7540-tuner

    0下载:
  2. 7540 tuner客户应用参考资料,很值得借鉴拉, 超级牛逼的7540-Client application reference 7540 tuner, it is worth learning pull super Niubi 7540
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-11-22
    • 文件大小:527.41kb
    • 提供者:jjj6694
  1. exp15

    0下载:
  2. 本实验的任务就是设计一个秒表,由于计时时钟信号为50MHz,因此需要对系统时钟进行500000分频才能得到。另外为了控制方便,需要一个复位按键、启动计时按键和停止计时按键,分别选用实验箱按键模块的KEY0、KEY1和 KEY2,按下KEY0,系统复位,所有寄存器全部清零;按下KEY2,秒表启动计时;按下KEY1,秒表停止计时,并且七段码管显示当前计时时间,如果再次按下KEY2,秒表继续计时,除非按下KEY0,系统才能复位,显示全部为0000--00。-The task of this exper
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-01
    • 文件大小:698.33kb
    • 提供者:真三战魂
  1. finance_mag

    0下载:
  2. 自己开发的学生个人财务管理系统,很实用-Students develop their own personal financial management system, very practical. .
  3. 所属分类:SQL Server

    • 发布日期:2017-11-27
    • 文件大小:417.49kb
    • 提供者:肖富坤
  1. exp13

    0下载:
  2. 本实验的任务就是设计一个多功能数字钟,要求显示格式为:小时分钟--秒钟,整点报时,报时时间为5秒,即从整点前5秒钟开始进行报时提示,LED开始闪烁,过整点后,停止闪烁。调整时间的按键用按键模块的KEY1和KEY2,KEY2调节小时,每按下一次,小时增加一个小时,KEY1调整分钟,每按下一次,分钟增加一分钟。另外用KEY0按键作为系统时钟复位,复位后全部显示0000--00。(时间调整按钮按下后需停顿半秒钟以上设置方能生效)-The task of this experiment is to de
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-27
    • 文件大小:630.45kb
    • 提供者:真三战魂
  1. exp12

    1下载:
  2. 本实验要完成的任务就是设计一个频率计,系统时钟选择核心板上的50MHz的时钟,闸门时间为1s(通过对系统时钟进行分频得到),在闸门为高电平期间,对输入的频率进行计数,当闸门变低的时候,记录当前的频率值,并将频率计数器清零,频率的显示每过2秒刷新一次。被测频率通过一个拨动开关来选择是使用系统中的数字时钟源模块的时钟信号还是从外部通过系统的输入输出模块的输入端输入一个数字信号进行频率测量。当拨动开关为高电平时,测量系统数字时钟信号模块的数字信号,否则测量从外部输入的数字信号。-To complete
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-27
    • 文件大小:998.28kb
    • 提供者:真三战魂
  1. lin

    0下载:
  2. 链表怎么写的,链表实现了哪些功能,源码是什么-The realization of functions of the linked list, linked list how to learn, how to write, the order of the list
  3. 所属分类:Data structs

    • 发布日期:2018-04-18
    • 文件大小:2kb
    • 提供者:曹林
  1. neural-nets-multivariable-decoupling

    2下载:
  2. 本程序目的是实现神经网络的多变量解耦,并以三入三出系统为例给出了输入变化、输出跟踪和性能评价图像。-The purpose of this program is to achieve neural network multivariable decoupling, and three into three systems, for example given input change output tracking and performance evaluation of image.
  3. 所属分类:matlab

    • 发布日期:
    • 文件大小:2.37kb
    • 提供者:xiaopeng
« 1 2 ... .13 .14 .15 .16 .17 83118.19 .20 .21 .22 .23 ... 199244 »
搜珍网 www.dssz.com

浏览历史记录

关闭