CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载

资源列表

« 1 2 ... .69 .70 .71 .72 .73 83374.75 .76 .77 .78 .79 ... 199244 »
  1. VC.push.stack.design.code

    0下载:
  2. VC堆栈推开发设计经典代码VC to push development of stack design classic code -VC to push development of stack design classic code
  3. 所属分类:Windows Develop

    • 发布日期:2017-03-29
    • 文件大小:17.4kb
    • 提供者:teem
  1. betajaen-nxogre-f28e57d

    0下载:
  2. NxOgre1.6 3d碰撞检测 基于phyX-NxOgre1.6 3d collision detection based on phyX
  3. 所属分类:3D Graphic

    • 发布日期:2017-05-02
    • 文件大小:737.26kb
    • 提供者:zhangjie
  1. singlevsi

    0下载:
  2. prsenting a single phase inverter simulation with pulse generation
  3. 所属分类:matlab

    • 发布日期:2017-04-15
    • 文件大小:7.48kb
    • 提供者:413599
  1. rs232_transmitter

    0下载:
  2. tranmitter RS232 programmed in VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.57kb
    • 提供者:JT_LADINO
  1. rs232_receiver

    0下载:
  2. receiver RS-232 programmed in VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2.87kb
    • 提供者:JT_LADINO
  1. rs232_receive_control

    0下载:
  2. RS232 receive control in VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.17kb
    • 提供者:JT_LADINO
  1. ADC

    0下载:
  2. analog to digital converson programmed in VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:463.59kb
    • 提供者:JT_LADINO
  1. fibonacci

    0下载:
  2. Fibonacci m file in matlab
  3. 所属分类:matlab

    • 发布日期:2017-04-11
    • 文件大小:1012byte
    • 提供者:paola
  1. Dip_PB_LED

    0下载:
  2. 4 bit counter. 1 Push Button (PB) and 1 Dip Switch (DP)are inputs. 4 Leds (common anode) are outputs.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:1.5kb
    • 提供者:nada
  1. filtro_hdlcoder

    0下载:
  2. Example project of a filter designed in MATLAB and exported to VHDL.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.06mb
    • 提供者:nada
  1. femproject

    0下载:
  2. Describes how C++ can be incorporated into FEM
  3. 所属分类:Linux Network

    • 发布日期:2017-04-03
    • 文件大小:217.25kb
    • 提供者:jhoon
  1. PWM_Module

    0下载:
  2. Very clean design of a PWM module made in structural VHDL. Lower blocks are behavioral.Designed in Quartus 9.0,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.63mb
    • 提供者:nada
« 1 2 ... .69 .70 .71 .72 .73 83374.75 .76 .77 .78 .79 ... 199244 »
搜珍网 www.dssz.com

浏览历史记录

关闭