CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .66 .67 .68 .69 .70 17271.72 .73 .74 .75 .76 ... 33646 »
  1. rtx51

    0下载:
  2. 自学嵌入式的资料,希望对大家有很大的帮助,在别的地方找到的-Self-embedded data, we want to be very helpful, found elsewhere
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-25
    • 文件大小:49.07kb
    • 提供者:lifeng
  1. fresscale

    0下载:
  2. mc9s12dg128 AD数模转换,ISP应用实例 -mc9s12dg128 AD digital-analog conversion, ISP Applications
  3. 所属分类:SCM

    • 发布日期:2017-04-01
    • 文件大小:220.79kb
    • 提供者:黄磊
  1. FIFO

    0下载:
  2. 采用IP生成的同步FIFO代码资料,希望对大家有帮助!-Synchronous FIFO using IP generated code data, we want to help!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:724kb
    • 提供者:sun pei
  1. mem_test

    0下载:
  2. ROM存储器的Verilog测试程序,希望对大家有帮助!-ROM memory of the Verilog test program, we want to help!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:399.91kb
    • 提供者:sun pei
  1. KeyeLiminateDithering

    0下载:
  2. 按键消抖Verilog程序,希望对大家有帮助!-Key debounce Verilog program, we want to help!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:412.52kb
    • 提供者:sun pei
  1. CLOCK

    0下载:
  2. 自己制作的时钟程序,能够实现计时,运行后可以看见结果-The clock to produce their own programs, to achieve timing, you can see the results after running
  3. 所属分类:SCM

    • 发布日期:2017-05-02
    • 文件大小:827.26kb
    • 提供者:xuxiaojia
  1. ADD

    0下载:
  2. 基于FPGA自带IP核建立的加法器,希望对大家有帮助!-FPGA-based IP core comes with the establishment of the adder, we want to help!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:658.51kb
    • 提供者:sun pei
  1. Calculator

    0下载:
  2. 基于Verilog开发的计算器,希望对大家有帮助!-Verilog-based development of the calculator, we want to help!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.88mb
    • 提供者:sun pei
  1. 6910

    0下载:
  2. 通信原理课程设计 关于hdb3的eda实现运用vhdl语言写的-Communication theory of curriculum design on hdb3 vhdl eda use of language to write to achieve
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:71.3kb
    • 提供者:姚杰
  1. traffic

    0下载:
  2. 用VHDL交通灯的实现,主干道红绿黄分别为40S20S5S,次干道红绿黄分别为20S5S,采用状态转换-Implementation of traffic lights with VHDL, red, green and yellow were the main road 40S20S5S, red, green and yellow secondary roads were 20S5S, using state transition
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:581.45kb
    • 提供者:董亮
  1. 7seg-very-big

    0下载:
  2. seven segment dispaly ... this project is a smart method to interface seven segments with a minimum required pins of microcontroller ... this code written in mikroc and we use PIC microcontroller and shift registers used to take the data serially for
  3. 所属分类:Other Embeded program

    • 发布日期:2017-03-23
    • 文件大小:56.19kb
    • 提供者:ahmad
  1. Frequency-meter-

    1下载:
  2. C51单片机实现简单数字频率计,有原理分析还有代码,大家参考下,分享给大家了。-C51 single simple digital frequency meter, a principle of analysis and code, we refer to, for everyone to share the.
  3. 所属分类:SCM

    • 发布日期:2017-05-10
    • 文件大小:2.18mb
    • 提供者:pcbddd
« 1 2 ... .66 .67 .68 .69 .70 17271.72 .73 .74 .75 .76 ... 33646 »
搜珍网 www.dssz.com