CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .16 .17 .18 .19 .20 17321.22 .23 .24 .25 .26 ... 33646 »
  1. sin

    0下载:
  2. 基于vhdl的正弦信号发生器,经验证,可作为单独模块使用-The sine signal generator based on VHDL, experience card
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:137.22kb
    • 提供者:
  1. 125-chaowenbaojingceshi

    0下载:
  2. 基于单片机的超温报警装置,限定温度值可调-Based on SCM over temperature alarm device, to limit temperature can be adjusted
  3. 所属分类:SCM

    • 发布日期:2017-04-16
    • 文件大小:24.24kb
    • 提供者:
  1. 146-chuankoucewendiannaoxianshi

    0下载:
  2. 基于单片机的-串口测温电脑显示,很实用的小程序-Based on SCM-serial measuring temperature display computer, very practical small program can be adjusted
  3. 所属分类:SCM

    • 发布日期:2017-04-03
    • 文件大小:28.02kb
    • 提供者:
  1. MODBUS

    1下载:
  2. 51单片机modbus 汇编实现,可以作为参考-Compilation of 51 single modbus implementation
  3. 所属分类:SCM

    • 发布日期:2017-04-07
    • 文件大小:4.91kb
    • 提供者:jupeijun
  1. happy-birthday

    0下载:
  2. 8051单片机P1.3口循环输出一段方波,接在蜂鸣器上可使其输出一段音乐-8051 Port P1.3 output a square wave cycle, then the buzzer to output a piece of music can be
  3. 所属分类:SCM

    • 发布日期:2017-04-02
    • 文件大小:648byte
    • 提供者:胡程龙
  1. timer

    0下载:
  2. 8081单片机实验程序,利用I2C总线与ZLG7290通信,可使其输出时间与日期,利用按键切换,P1.6为SCL,P1.7为SDA,RST和INT接8051的P1.0和INT0口-8081 microcontroller test program, using the I2C bus communication with ZLG7290 can be made out time and date, using keys to switch, P1.6 for the SCL, P1.7 for
  3. 所属分类:SCM

    • 发布日期:2017-04-02
    • 文件大小:35.96kb
    • 提供者:胡程龙
  1. AT89C205

    0下载:
  2. 基于AT89C205步进电机控制,电路和代码。-AT89C205 stepper motor control
  3. 所属分类:SCM

    • 发布日期:2017-04-16
    • 文件大小:14.08kb
    • 提供者:爱迪生
  1. Counter24hour

    0下载:
  2. 用VHDL语言编写的一个二十四进制计数器,一个脉冲输入引脚,一个复位输入端,四个BCD码输出端。与我另外的八个模块是配配套的。-A 24 binary counter programmed with VHDL language.A pulse input, a reset input, four output BCD code. It is one of my total 9 modules that are used to design a digital clock.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:165.89kb
    • 提供者:chzhsen
  1. Counter60sec

    0下载:
  2. VHDL语言编写的一个六十进制计数器(用于秒),一个脉冲输入引脚,一个复位引脚,8个BCD码输出引脚,一个进位输出引脚。与我的其它8个模块配套构成一个数字钟。 -A 60 binary counter(for second) programmed with VHDL language.A pulse input, a reset input, eight BCD code output. It is one of my total 9 modules that are used to de
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:144.4kb
    • 提供者:chzhsen
  1. Debounce

    0下载:
  2. VHDL编写。在CPLK开发板上设计的数字钟的去抖动电路。该模块相对独立,是学习去抖动的好资料。该模块跟我其它的8个模块配套构成一个数字钟。-Programmed with VHDL.A debouncing circuit which is part of a digital clock designed on a CPLD development board.The module is independent from others and is useful for learning de
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:194.84kb
    • 提供者:chzhsen
  1. Displayer

    0下载:
  2. VHDL编写的针对八段数码管的显示译码电路。实现动态扫描输出小时、分钟和秒。是基于CPLD开发板设计的一个数字钟的一部分。-Programmed with VHDL.The decoding and displaying circuit for 8-segments displayer.It outputs the data of hour,minute and second in order with dynamic scaning method.It is one of my total 9
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:147.37kb
    • 提供者:chzhsen
  1. EEPROM-ATxmega256A3

    0下载:
  2. AVR1008: Writing EEPROM and Flash in ATxmega256A3 / ATxmega256A3B - Rev B
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-08
    • 文件大小:44.47kb
    • 提供者:igor/gavril
« 1 2 ... .16 .17 .18 .19 .20 17321.22 .23 .24 .25 .26 ... 33646 »
搜珍网 www.dssz.com