CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .59 .60 .61 .62 .63 17364.65 .66 .67 .68 .69 ... 33646 »
  1. Valtest

    0下载:
  2. level control demo code, use dsPIC33F and MPLAB
  3. 所属分类:DSP program

    • 发布日期:2017-04-03
    • 文件大小:132.65kb
    • 提供者:cong
  1. Sensortest

    0下载:
  2. level control demo code, use dsPIC33F and MPLAB, test sensor level
  3. 所属分类:DSP program

    • 发布日期:2017-04-02
    • 文件大小:151.59kb
    • 提供者:cong
  1. Test_Fuzzy_Hybrid

    0下载:
  2. test code for level control by dsPIC33f in MPLAB8.0
  3. 所属分类:DSP program

    • 发布日期:2017-04-02
    • 文件大小:40.6kb
    • 提供者:tien
  1. Test_PID

    0下载:
  2. test PID code for level control by dsPIC33f in MPLAB8.0
  3. 所属分类:SCM

    • 发布日期:2017-04-04
    • 文件大小:162.25kb
    • 提供者:tien
  1. Test_PID_Fuzzy(hybrid)_Method1

    0下载:
  2. test PID Fuzzy Hybrid code for level control by dsPIC33f in MPLAB8.0
  3. 所属分类:SCM

    • 发布日期:2017-04-03
    • 文件大小:160.46kb
    • 提供者:tien
  1. Test_PID_Manual_Method1

    0下载:
  2. test PID manual code for level control by dsPIC33f in MPLAB8.0
  3. 所属分类:SCM

    • 发布日期:2017-04-02
    • 文件大小:38.98kb
    • 提供者:tien
  1. aaa

    0下载:
  2. 设计两个单片机实现双机通讯功能。通讯方式自选,需要有数据校正功能,校正方式可自己设计。 一台单片机作为99秒定时器,每隔一秒的时间,计时器自动加一,计时器个位满十向高位进位,累计计时99秒即清0重新计数。 另外一台单片机通过串行通讯接口与99秒定时单片机通讯。通讯单片机通过P1口外接4-5个按键,键值从P1口读入,通过串行通讯键值可传输到秒定时器单片机一端。秒定时单片机根据串行通讯传来的键值,可实现定时器的启动、停止、清零功能。-Designed to achieve double tw
  3. 所属分类:SCM

    • 发布日期:2017-04-03
    • 文件大小:14.07kb
    • 提供者:高俊
  1. IAR_ADuc7039_ADC_Timer

    0下载:
  2. 基于 IAR 开发环境的aduc7039定时器例程-IAR development environment based on the aduc7039 timer routines
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-04
    • 文件大小:46.28kb
    • 提供者:your name
  1. 02515619555

    0下载:
  2. 基于DSP的IIR滤波器设计,基于DSP的IIR滤波器设计-DSP-based IIR filter design, DSP-based IIR filter design
  3. 所属分类:DSP program

    • 发布日期:2017-05-02
    • 文件大小:504.15kb
    • 提供者:孙明星
  1. Jungo.WinDriver.v10.20.Incl.Keymaker-ZWT

    1下载:
  2. create driver for usb or pci devices
  3. 所属分类:SCM

    • 发布日期:2017-06-11
    • 文件大小:18.48mb
    • 提供者:mostafa
  1. verilogHDL-design-flow

    0下载:
  2. verilogHDL编程语言经典读本,IC设计师常用读本,用于FPGA快速开发-verilogHDL classic programming language readers, IC designers often readers, for rapid development of FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.04mb
    • 提供者:hu
  1. 2

    0下载:
  2. 字库软件 带有字库的12864程序 用于verilog的程序 用于现实 程序中-12864 with the font software font program for verilog program for the real program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.36mb
    • 提供者:刘雪峰
« 1 2 ... .59 .60 .61 .62 .63 17364.65 .66 .67 .68 .69 ... 33646 »
搜珍网 www.dssz.com