CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .31 .32 .33 .34 .35 17536.37 .38 .39 .40 .41 ... 33646 »
  1. nRF24L01

    0下载:
  2. 2.4G 无线低功耗发送芯片nrf2401+的发送程序-the program is use to the IC for nrf24l01+
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-07
    • 文件大小:2.59kb
    • 提供者:fivestar
  1. monitor

    0下载:
  2. 基于嵌入式Linux的视频监控器的设计和制作。(包括原理、设计方案、软件流程)-Embedded Linux-based video monitor in the design and production. (Including the principles of design, software process)
  3. 所属分类:Embeded Linux

    • 发布日期:2017-03-30
    • 文件大小:611.68kb
    • 提供者:陈一然
  1. TMS320C5402_PRE_LTP_CODEC

    0下载:
  2. GSM0610 RPE-LTP算法在DSP上的实现-GSM0610 RPE-LTP algorithm implementation on DSP
  3. 所属分类:DSP program

    • 发布日期:2017-04-03
    • 文件大小:88.51kb
    • 提供者:Wang
  1. mjpg-streamer-Tiny6410

    0下载:
  2. MJPG Streamer with Tiny6410 board
  3. 所属分类:SCM

    • 发布日期:2017-04-09
    • 文件大小:1.62mb
    • 提供者:
  1. Tiny6410-Stream-MJPEG--Linux

    0下载:
  2. Article how to MJPG streamer with Tiny6410
  3. 所属分类:Embeded Linux

    • 发布日期:2017-04-09
    • 文件大小:1.4mb
    • 提供者:
  1. ADE7755

    0下载:
  2. 基于单片机和ADE7755的分时计费电表的相关程序-Based on SCM and ADE7755 points billing electric meter procedures
  3. 所属分类:SCM

    • 发布日期:2017-03-24
    • 文件大小:144.29kb
    • 提供者:周伟
  1. jianpanqudou

    0下载:
  2. 主要是VHDL语言编写的键盘去抖程序,很正确,很实用-Mainly VHDL language keyboard to shake procedure, it is correct, it is practical
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:98.96kb
    • 提供者:王聪
  1. 51clock

    0下载:
  2. 基于51单片的可调时钟,可用键盘控制显示时分秒,利用定时器中断-Based on 51 single adjustable clock, the keyboard can control display minutes and seconds, use a timer interrupt
  3. 所属分类:SCM

    • 发布日期:2017-04-16
    • 文件大小:11.4kb
    • 提供者:dingpeng
  1. Clk50M_div_1HZ

    0下载:
  2. Clk50M_div_1HZ,调试已通过,采用计数器分频 此实验采用计数器,将板载的50MHz时钟源分频为1Hz,分频的结果以LED灯的形式显示。下载电路至FPGA后,会发现LED0会以1Hz的频率闪动。-Clk50M_div_1HZ, using counter this study, frequency counter, onboard 50MHz clock frequency of 1Hz, frequency results in the form of LED lights di
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:316.58kb
    • 提供者:王晨
  1. Encoder4_2

    0下载:
  2. Encoder4_2,带优先级的编码器 此实验完成但优先级的4-2编码,以拨动开关SW[3..0]作为输入源(开关上拨时输入为高电平),其中SW[3]的优先级高于SW[2]的优先级,SW[2]的优先级高于SW[1]的优先级,以此类推。编码的结果会以LED灯的形式显示。例如,当SW[2]上拨而SW[3]没有上拨时,LED[1..0]的显示结果将是“10”。-Encoder4_2, with a priority encoder to complete this experiment, but
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:209.28kb
    • 提供者:王晨
  1. SEG_static

    0下载:
  2. SEG_static ,7段数码管译码及静态显示 此实验主要实现7段数码管(共阴极)的译码。拨动开关SW[3..0]代表输入的16进制数,译码电路将此16进制数转译成数码管上的段码,并静态地显示出来。-SEG_static, 7 segment LED decoder and the main achievement of this experiment the static display 7 segment LED (common cathode) decoding. Toggle swit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:235.55kb
    • 提供者:王晨
  1. Adder_2bit

    0下载:
  2. Adder_2bit ,带进位处理的2位加法器 此实验中,实现了2bit宽度的加法运算,并带进位处理。加数与被加数分别以SW[3..2]和SW[1..0]来表示,加法的结果用数码管静态地显示出来。-Adder_2bit, with carry handle 2-bit adder this experiment, the realization of the addition operation 2bit width, and bit into the handle. Addend and
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:243.4kb
    • 提供者:王晨
« 1 2 ... .31 .32 .33 .34 .35 17536.37 .38 .39 .40 .41 ... 33646 »
搜珍网 www.dssz.com

浏览历史记录

关闭