CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .22 .23 .24 .25 .26 30527.28 .29 .30 .31 .32 ... 33646 »
  1. dengtiao

    0下载:
  2. 人接近音乐响起,触摸,两灯的呼吸灯条变味整条全亮呼吸灯-stand by,music on;touch,lights on。
  3. 所属分类:SCM

    • 发布日期:2017-04-13
    • 文件大小:2.12kb
    • 提供者:沈小宇
  1. MUX_ise12migration

    0下载:
  2. mux for fpga vhdl code-mux for fpga vhdl code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:46.18kb
    • 提供者:fifi
  1. STM32PTanChiShe

    0下载:
  2. STM32+emwin5 贪吃蛇游戏 源码功能完备-STM32+ emwin5 snake game source code is fully functional
  3. 所属分类:SCM

    • 发布日期:2017-05-11
    • 文件大小:2mb
    • 提供者:guilu90
  1. lcdhz

    0下载:
  2. 雕刻机主板芯片源程序,89c52芯片可以写入显示。-Engraving machine motherboard chip source, 89c52 chip can be written into the display.
  3. 所属分类:SCM

    • 发布日期:2017-04-15
    • 文件大小:6.15kb
    • 提供者:bizuozhen
  1. LGS

    0下载:
  2. 12864万年历+温度计+闹钟+温度检测-12864+ alarm clock+ calendar+ thermometer temperature detection
  3. 所属分类:SCM

    • 发布日期:2017-04-30
    • 文件大小:199.99kb
    • 提供者:刘国松
  1. CC1101

    0下载:
  2. CC1101在单片机51的情况下相互通信程序-CC1101communication program
  3. 所属分类:SCM

    • 发布日期:2017-04-30
    • 文件大小:76.58kb
    • 提供者:李雄
  1. qpsk-modulation--achieved-by-Verilog

    1下载:
  2. qpsk的调制解调的Verilog实现,用Verilog语言来编写实现qpsk调制的实现,已经经过仿真通过。-qpsk modem s Verilog implementation using Verilog language to write achieve qpsk modulation implementation has passed through simulation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4.05kb
    • 提供者:daruili
  1. counter-achieved-by-verilog

    0下载:
  2. 该代码用Verilog语言实现了计数功能,主要实现29为计数,已通过仿真验证。-The code in Verilog realize the counting function, the main achievement of 29 counts, has been verified by simulation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.39kb
    • 提供者:daruili
  1. divider-achieved-by-verilog

    0下载:
  2. 该代码用Verilog语言实现了分频功能,主要实现对输入时钟的54分频,已通过仿真验证。-The code in Verilog realize the crossover functions, the main achievement of the input clock frequency of 54 minutes, has been verified by simulation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.43kb
    • 提供者:daruili
  1. shfiting-output-achieved-by-verilog

    0下载:
  2. 该代码用Verilog语言实现了移位输出功能,主要实现对输入信号进行移位输出,已通过仿真验证。-The code in Verilog realize the shift output function, the main achievement of the input signal shift output has been verified by simulation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2.58kb
    • 提供者:daruili
  1. weimafashengqi-achieved-by-verilog

    0下载:
  2. 该代码用Verilog语言实现了M序列的伪码产生,伪码特征方程为X13 +X7+X5+1,已通过仿真验证。-The code in Verilog realize the M-sequence pseudo-code generation, pseudo-code characteristic equation for the X13+ X7+ X5+ 1, it has been verified by simulation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3kb
    • 提供者:daruili
  1. cordic

    0下载:
  2. 这是在QUARTUES上面开发关于cordic算法,可以实现基本的sin,cos函数-This is above QUARTUES development about cordic algorithm, can implement basic sine, cosine function
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-05-07
    • 文件大小:1.41mb
    • 提供者:xiezhuneng
« 1 2 ... .22 .23 .24 .25 .26 30527.28 .29 .30 .31 .32 ... 33646 »
搜珍网 www.dssz.com