CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .64 .65 .66 .67 .68 30769.70 .71 .72 .73 .74 ... 33646 »
  1. freescale-demo

    0下载:
  2. freescale kl27_minikit例程 -freescale kl27_minikit demo
  3. 所属分类:SCM

    • 发布日期:2017-06-12
    • 文件大小:18.15mb
    • 提供者:devie
  1. 2440_BSP

    0下载:
  2. S3C2440WINCE BSP 源码 适合学习WINCE开发及2440的朋友参考-S3C2440WINCE BSP Source code
  3. 所属分类:Windows CE

    • 发布日期:2017-05-14
    • 文件大小:3.02mb
    • 提供者:颜红权
  1. chap02

    0下载:
  2. C语言程序设计案例精粹 章节源码-The essence of the C language program design case chapter source code
  3. 所属分类:SCM

    • 发布日期:2017-04-14
    • 文件大小:2.92kb
    • 提供者:devie
  1. pid-and-karman

    0下载:
  2. 采集传感器后的数据往往需要进行数据融合,卡尔曼滤波是一种数据融合算法,本学习资料主要是基于C语言的卡尔曼滤波和PID控制,仅提供参考-Data acquisition sensor often need to carry out data fusion, Calman filter is a data fusion algorithm, the learning materials are mainly based on the C language of Calman filter and P
  3. 所属分类:SCM

    • 发布日期:2017-05-05
    • 文件大小:5.43kb
    • 提供者:per23
  1. BLDC_56F8006

    0下载:
  2. 无刷直流电机控制源代码,飞思卡尔的DSP控制的嵌入式C源代码-Brushless DC motor control source code, fly think of the DSP control of the embedded C source code
  3. 所属分类:SCM

    • 发布日期:2017-05-07
    • 文件大小:1.26mb
    • 提供者:per23
  1. shumaguanshiz

    0下载:
  2. 基于51单片机的数码管时钟,具有秒表定时、时间显示、闹钟功能-51 microcontroller-based digital clock with stopwatch timer, time display, alarm clock function
  3. 所属分类:SCM

    • 发布日期:2017-04-12
    • 文件大小:958byte
    • 提供者:zouyonghua
  1. OLED_ZLGGUI

    0下载:
  2. 在原子MINI板上的ZLG_GUI的完整程序。-In atomic MINI board complete program ZLG GUI s.
  3. 所属分类:SCM

    • 发布日期:2017-05-16
    • 文件大小:3.7mb
    • 提供者:韩禹
  1. lab3_1

    0下载:
  2. VHDL利用四位拨盘输入数据,输入两个数,显示于数码管,另两个数码管显示其取反,四个数字再留个数码管上以一秒为周期左移-VHDL use four dial input data, input two numbers displayed on the digital control, the other two digital display its negation, then leave a four-digit digital tube left at one-second cycle
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:658.07kb
    • 提供者:刘天
  1. lab4_1

    0下载:
  2. 时钟同步状态机模块化模板,点击转换信号则转换·至下一状态,设置有按键消颤-Clock synchronization state machine Modular template
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:255.81kb
    • 提供者:刘天
  1. lab4_2

    0下载:
  2. 脉冲宽度测量,按下按键开始脉冲宽度的测量,并设计有复位溢出信号,采用状态机模块化设计方法-Pulse width measurement, press the button to start measuring the pulse width, and the design of the overflow reset signal, using the state machine Modular Design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:333.61kb
    • 提供者:刘天
  1. lab3

    0下载:
  2. 数码管扫描电路,通过扫描数码管实现多个数码管同时显像功能-Digital scanning circuit, through digital scanning of multiple simultaneous digital imaging capabilities
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.41mb
    • 提供者:刘天
  1. lab3_2

    0下载:
  2. 加/减可调十六位计数器,可以清零,代码清晰-Plus/minus sixteen adjustable counter can be cleared, the code clear
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:486.01kb
    • 提供者:刘天
« 1 2 ... .64 .65 .66 .67 .68 30769.70 .71 .72 .73 .74 ... 33646 »
搜珍网 www.dssz.com

浏览历史记录

关闭