CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .15 .16 .17 .18 .19 31120.21 .22 .23 .24 .25 ... 33646 »
  1. ADC

    0下载:
  2. ADC基于STM32的历程测试试验、方便初学者-Battleship s DAs output waveform generator
  3. 所属分类:SCM

    • 发布日期:2017-05-11
    • 文件大小:2.37mb
    • 提供者:潇雨
  1. 51MCU-CAN-self-send-and-receive

    0下载:
  2. 51单片机(stc)外接SJA1000的CAN控制器实现的CAN自发自收功能,对于CAN总线基础学习者来说,绝对实用。-51 microcontroller external SJA1000 CAN controller implemented on STC CAN spontaneously the function, for CAN bus based learners, absolutely practical.
  3. 所属分类:SCM

    • 发布日期:2017-05-05
    • 文件大小:33.84kb
    • 提供者:韦德
  1. Uart

    0下载:
  2. 89C51单片机的串口通信实例程序,真的很好用。-89 c51 instances of serial communication program, really works.
  3. 所属分类:SCM

    • 发布日期:2017-04-12
    • 文件大小:1.09kb
    • 提供者:韦德
  1. SJA1000-Filter-configuration

    0下载:
  2. CAN控制器SJA1000滤波器的配置,保证你一次看懂。-The CAN controller SJA1000 filter configuration, to ensure that you read it at a time.
  3. 所属分类:SCM

    • 发布日期:2017-05-05
    • 文件大小:113.2kb
    • 提供者:韦德
  1. CANDemo

    0下载:
  2. matlab环境下m语言与C++混合编程通过窗口配置CAN模块实现数据收发并通过绘制图形。-m C++ language and environment under matlab mixed programming window CAN module configuration via data transmission and by drawing graphics.
  3. 所属分类:SCM

    • 发布日期:2017-05-05
    • 文件大小:382.89kb
    • 提供者:李工
  1. decoder_38

    0下载:
  2. FPGA实验,基于VHDL语言的一个38译码器,实测效果非常好,请各位多多指教-FPGA experiment, based on the VHDL language a decoder 38, actual effect is very good, please advice
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:112.75kb
    • 提供者:张鹏飞
  1. dig_watch

    0下载:
  2. fpga实验,基于VHDL语言的数字跑表设计,其中包含有存储模块。-Fpga experiment, the digital stopwatch designed based on VHDL language, which contains a storage module.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.06mb
    • 提供者:张鹏飞
  1. led_river

    0下载:
  2. FPGA实验,基于VHDL语言的流水灯程序设计,采用分模块设计思路。下载到板子上测试通过。-FPGA experiment, water lamp program design based on VHDL language, using modular design train of thought.Downloaded to the board on the test pass.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:193.74kb
    • 提供者:张鹏飞
  1. miaobiao

    0下载:
  2. FPGA课程实验,基于xinlix实验平台的秒表程序实现,下载到实验板上,测试通过。-FPGA experiment, the experiment platform based on xinlix stopwatch program implementation, download to experiment, the test pass.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:155.73kb
    • 提供者:张鹏飞
  1. shumaguan

    0下载:
  2. FPGA课程实验代码,基于xinlix实验开发平台的数码管显示学号完整程序,下载到实验板,测试通过。-FPGA experiment courses code, based on xinlix experimental platform of digital tube display full program student id, download to experiment board, the test pass.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:185.26kb
    • 提供者:张鹏飞
  1. bresenham_algorithm

    0下载:
  2. This a project which contains a verilog code for Bresenham algorithm for linear interpolation, the code is tested using isim simulator.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-29
    • 文件大小:11.04mb
    • 提供者:shahbaaz
  1. 37

    0下载:
  2. 神州3号TFT液晶显示程序,包括预设字符的显示及背景颜色的调配等功能-Shenzhou 3 TFT LCD program, including the display of characters and background color preset deployment capabilities
  3. 所属分类:Embeded Linux

    • 发布日期:2017-05-11
    • 文件大小:2.28mb
    • 提供者:秦宏方
« 1 2 ... .15 .16 .17 .18 .19 31120.21 .22 .23 .24 .25 ... 33646 »
搜珍网 www.dssz.com

浏览历史记录

关闭