CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .10 .11 .12 .13 .14 32415.16 .17 .18 .19 .20 ... 33646 »
  1. CAN_BUS

    0下载:
  2. 一些arduino使用MCP2515芯片实现CAN通讯的库文件和示例。(Some Arduino use MCP2515 chip to achieve CAN communication library files and examples.)
  3. 所属分类:单片机开发

    • 发布日期:2018-01-01
    • 文件大小:781kb
    • 提供者:czw74
  1. CBM73XX_DEMO_V2.0

    0下载:
  2. 基于芯邦CBM7332平台,C51内核实现触摸,万年历,adc,掉电保护等一体的参考源代码(cbm7332, c51 touckey fuction, pwm,iic,uart realtime-clock etc referrence design)
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2018-01-01
    • 文件大小:280kb
    • 提供者:15856968700
  1. 实验1 1s延时

    0下载:
  2. 51单片机实现延时1秒的程序,采用汇编语言写成(51 single-chip delay to achieve 1 second)
  3. 所属分类:单片机开发

  1. RTC2

    0下载:
  2. RTC showing time on lcd using atmeega16
  3. 所属分类:其他嵌入式/单片机内容

    • 发布日期:2018-01-01
    • 文件大小:38kb
    • 提供者:Nomi15
  1. pic.xpic

    0下载:
  2. mplabide.x开发环境用的pic单片机的液晶和时钟显示程序(Mplabide.x development environment with PIC MCU LCD and clock display program)
  3. 所属分类:单片机开发

    • 发布日期:2018-01-01
    • 文件大小:70kb
    • 提供者:腾信科技
  1. uart_rxd

    0下载:
  2. 用Verilog实现UART,有分频模块,可调整波特率(UART with Verilog, there are frequency divider module, can adjust the baud rate)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:10.3mb
    • 提供者:zmxer
  1. 3

    0下载:
  2. js testing example abc
  3. 所属分类:单片机开发

    • 发布日期:2018-01-01
    • 文件大小:2kb
    • 提供者:weiguan
  1. W5300_IF

    2下载:
  2. 实现FPGA与W5300 芯片的百兆以太网通信 ,实际项目中应用很多(Fast Ethernet communication between FPGA and W5300 chip, the actual project in many applications)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:4kb
    • 提供者:bug赵
  1. SOPC Builder User Guide

    0下载:
  2. sopc用户手册,介绍如何使用sopc。(SOPC Builder User Guide)
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2018-01-01
    • 文件大小:1.28mb
    • 提供者:haohmf
  1. dac_controller

    0下载:
  2. 以ip核的形式来控制数模转换芯片,减少cup开支。(dac controller ip /dac controller)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:2kb
    • 提供者:haohmf
  1. Digital_Tube_Core

    0下载:
  2. 以ip核的形式来控制数码管显示,减少cpu资源开支。(Digital_Tube_Core/Digital_Tube ip)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:3kb
    • 提供者:haohmf
  1. STM32F103ZET6输入捕获实验

    0下载:
  2. STM32F103ZET6输入捕获实验,通过定时器捕获脉冲边沿,并输出对应的高电平持续时间。(STM32F103ZET6 input capture experiment, through the timer to capture the pulse edge, and output the corresponding high level duration.)
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2018-01-01
    • 文件大小:5.79mb
    • 提供者:王智woods
« 1 2 ... .10 .11 .12 .13 .14 32415.16 .17 .18 .19 .20 ... 33646 »
搜珍网 www.dssz.com