资源列表
sdlocker2
- password lock sd card witn atmega328
单相spwm
- 基于STM32F302单相spwm程序亲测有效(Single phase SPWM based on STM32)
5509A_examples
- 5509A例程，适用于芯片TMS320VC5509A(TMS320VC5509A_examples,for chips TMS320VC5509A)
sfifo
- fifo 控制器，也是转载的，主要是为了积分(A fifo controller verilog descr iption.)
LPC2148
- 实现信号发生器.以单片机LPC2148为控制核心，主要由键盘与LCD显示模块、正弦波和方波发生模块(DDS)、三角波发生模块(CPLD与高速D／A)、增益控制和放大模块组成。(Implementation of signal generator)
LPC2322
- 以单片机LPC2132为控制核心，主要由键盘与LCD显示模块、正弦波和方波发生模块(DDS)、三角波发生模块(CPLD与高速D／A)、增益控制和放大模块组成(Implementation of signal generator)
USART
- 驱动512协议的代码，485的使能完成512的break。比其他方式更可靠。用逻辑分析仪，对比过，功能稳定，准确。(code for dmx512, is used C51 hardware, IAP15W4K61S4,)
IICPractice
- 在FPGA上实现IIC总线发送接收的程序(The program of sending and receiving IIC bus on FPGA)
7月14日
- AD采值巡线，含滤波以及冒泡算法，中线提取(AD mining line inspection, including filtering and bubble algorithm, centerline extraction)
LCD
- RCM2037R 的驱动代码，一个完整的包含定时器中断，LCD显示的小项目，方便大家使用。(RCM2037R driver code, a complete timer interrupt, LCD display of small projects, convenient for you to use.)
project2
- 基于Verilog在quartus平台上搭建的串口通信模型，适用于初学者。本实验所用RXD的波特率为9600，TXD波特率为9600×16，1位起始位，8位数据位（ASCII码），1位停止位，无奇偶校检位。接收数据时，至少连续采样8个周期都是“0”后，才认定为起始位，之后每隔16个周期取一次数据。(Verilog based on the quartus platform to build a serial communication model, suitable for beginners.
易辅客栈模块4.5 免费版
- E语言插件，相当好用。可与大漠插件共用。(E language plug-in, quite good use.)