CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .59 .60 .61 .62 .63 8764.65 .66 .67 .68 .69 ... 33646 »
  1. bios44b0

    0下载:
  2. 44b0的bios,这段程序是引导linux的前导程序,为启动linux做好准备-44b0 of the bios, this procedure is to guide the pre-procedure linux, linux ready for the start
  3. 所属分类:Embeded Linux

    • 发布日期:2017-04-08
    • 文件大小:320.5kb
    • 提供者:程海涛
  1. sopcniosexample

    0下载:
  2. 通过quartusII的sopc构建一个简单的nios系统,里面还有简单nios实例,操作步骤很详细-Sopc through the quartusII to build a simple system nios, nios there is also a simple example of the steps in detail
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.13mb
    • 提供者:maylag_1
  1. seven_segment

    0下载:
  2. 用veirlog写成的七段显示器 可以把十进制转成七段显示器上面的显示数字-Paragraph written by veirlog display can display the metric system into the above paragraph shows that the number of
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:1.54kb
    • 提供者:Truman, Chien
  1. state_machine_design

    0下载:
  2. 这是讲解状态机的一个资料,里面讲解了摩尔和米勒状态机的设计实例,很详细且有实例。-This is a state machine on the information, which Moore and Miller explained the design of state machine instances, and there are examples of very detailed.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:470.55kb
    • 提供者:maylag_1
  1. MP3_uCOS-II

    0下载:
  2. MP3播放程序,在ARM中实现哦-MP3 player, to achieve in the ARM Oh! ! ! ! ! ! ! ! !
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-05-04
    • 文件大小:1009.32kb
    • 提供者:曾阿牛
  1. ad_conv

    0下载:
  2. 利用CPLD来控制AD进行电压采样,并将采样值输出-CPLD to control the use of AD to voltage sampling, and sampling the value of output
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:688byte
    • 提供者:
  1. freq_measure

    0下载:
  2. 用CPLD对输入脉冲进行计数,从而计算频率-Using CPLD to count the input pulses in order to estimate the frequency of
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-09
    • 文件大小:692byte
    • 提供者:
  1. voltage_measure

    0下载:
  2. 利用CPLD对输入信号测量幅度,保存数值-The use of CPLD measurement range of the input signal, save value
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.3kb
    • 提供者:
  1. dig_scan

    0下载:
  2. 将AD采样的八位比特转化为十进制数值大小,并用数码管动态显示-The AD sample into the eight-bit decimal numerical size, and dynamic display with digital control
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.07kb
    • 提供者:
  1. loopdisp

    0下载:
  2. 利用CPLD控制六个数码管动态显示所要显示的数值-CPLD to control the use of six LED dynamic display to display the numerical
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:1.49kb
    • 提供者:
  1. DDS

    0下载:
  2. 通过按键产生不同的波形,并能设置波形频率。-Through the keys produce different waveforms and waveform frequency settings.
  3. 所属分类:SCM

    • 发布日期:2017-03-28
    • 文件大小:20.71kb
    • 提供者:启岩
  1. DJ

    0下载:
  2. 通过单片机测电机的转速,并控制电机转速。-Measured through the single-chip motor speed, and controlling the motor speed
  3. 所属分类:SCM

    • 发布日期:2017-04-03
    • 文件大小:16.46kb
    • 提供者:启岩
« 1 2 ... .59 .60 .61 .62 .63 8764.65 .66 .67 .68 .69 ... 33646 »
搜珍网 www.dssz.com