CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .61 .62 .63 .64 .65 32766.67 .68 .69 .70 .71 ... 33646 »
  1. i2c_6114

    1下载:
  2. 使用FPGA对NVP6114进行配置!绝对原创,已经成功应用到AHD高清监控机上。代码为纯VHDL编写,不是软核的。-Using FPGA to configure NVP6114! Absolutely original, has been successfully applied to the AHD high-definition monitor system. Write code for pure VHDL, not NIOS or MicroBlaze.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:2.8kb
    • 提供者:sunyongchang
  1. I2S-Serial-communication

    1下载:
  2. 这是I2S总线接口的Verilog实现源代码,包含了计数、左右通道选择、串行转并行等功能。-This is a Verilog I2S bus interface source code, including the count, about channel selection, serial to parallel functions.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-18
    • 文件大小:4.81mb
    • 提供者:小林
  1. CH376

    1下载:
  2. 用VERILOG HDL语言写的usb程序。FPGA芯片用的是ALTERA公司的,编程所用的软件为quartus和nios,USB芯片为CH376.-VERILOG HDL language written with usb program. ALTERA FPGA chip using the company s software program used quartus and nios, USB chip CH376.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-22
    • 文件大小:6.06mb
    • 提供者:周燕
  1. USB_save

    1下载:
  2. 这是基于FPGA的USB通讯程序。通过在quartus中建立SOPC,建立PIO口,并在NIOS中写驱动和寄存器等,实现USB通信。经检验,该程序通信正常。-This is FPGA-based USB communication program. By establishing the quartus in SOPC, establish PIO mouth and NIOS to write drivers and registers, realize USB communications.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-12
    • 文件大小:18.1mb
    • 提供者:周燕
  1. 8b10b

    1下载:
  2. 8b10b编解码代码,可以实现8b10b的编码及解码-8b10bencode deccode
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.73kb
    • 提供者:zucezuanyong
  1. RISC-CPU

    1下载:
  2. 精简指令集 16位流水线CPU 可实现硬件模拟-16-bit pipelined RISC CPU hardware emulation can be achieved
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3.42mb
    • 提供者:kk
  1. Project

    1下载:
  2. 这是一个关于cache的verilog代码,有icache和dcache的实现-a verilog code about the cache including i cache and dcache
  3. 所属分类:VHDL编程

    • 发布日期:2017-06-07
    • 文件大小:1.03mb
    • 提供者:linxinyi
  1. cycle_en_decoder

    1下载:
  2. 卷积码编码/解码,Verilog语言实现,带仿真程序。-Convolution encoder/decoder, Verilog language, with a simulation program.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2.67kb
    • 提供者:张刚
  1. fpga_pid

    1下载:
  2. 在FPGA内使用PID算法反馈控制小车速度和方向,四电机独立-PID algorithm within the FPGA using feedback control the car speed and direction, four independent motors
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.24kb
    • 提供者:xu
  1. three_ADF4350_verilog_code

    1下载:
  2. 该verilog代码实现对三个ADF4350的控制,并附带一个测试程序。-The Verilog code to achieve control of the three ADF4350, with a test program.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.24kb
    • 提供者:王乔
  1. K7_1M

    1下载:
  2. 用Verilog语言实现的以太网驱程,可最多实现8个以太网,外加PHY后,可实现ping操作-Ethernet drive-by Verilog language can achieve up to eight Ethernet, plus after PHY, can achieve a ping
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:5.73mb
    • 提供者:罗军
  1. anjian

    1下载:
  2. 用FPGA实现按键对数码管显示的数字控制,兼有加数、减数功能。使用两个按键及两个数码管。-To achieve key display of the digital tube digital control with FPGA, both the addend, meiotic function. The use of two keys and two digital tube.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3.62mb
    • 提供者:李慎
« 1 2 ... .61 .62 .63 .64 .65 32766.67 .68 .69 .70 .71 ... 33646 »
搜珍网 www.dssz.com

浏览历史记录

关闭