资源列表
遥控器接收解码电路
- 设计遥控器接收解码电路。该电路接收编码后的串行数据，解码输出数据。电路接收 到的串行数据的格式为： 4 位同步码“ 1010”， 4 位数据（高位在前）， 1 位奇校验码（对前 8 位数据校验）(Design of remote control receiver decoding circuit. The circuit receives the encoded serial data and decodes the output data. The format of the serial
ahb_sramc_svtb
- ahb总线Verilog代码及sv仿真文件(ahb bus Verilog code and sv simulation code)
AMBA_VIP
- AMBA 总线IP 核Verilog代码(AMBA bus IP Verilog code)
PCM
- verilog的pcm实现，程序书写规范，值得学习。(The PCM implementation of Verilog, the specification of program writing, is worth learning.)
ug871-design-files
- XILINX FPGA PCIE测试例程(XILINX FPGA PCIE test routine)
class_experiment_elective_5
- 写了一个常用的楼梯灯的例程，楼下到楼上依次有 3 个感应灯：灯 1、灯 2、灯 3。当行人上下楼梯时，各个灯感应到后自 动点亮，若在 8s 内感应信号消失，则点亮 8s，若感应信号存在时间超过 8s，则感应信号消 失 4s 后灯自动关闭。 任务 1：做出如上逻辑电路设计并仿真； 任务 2：考虑去抖，对于感应信号到达存在毛刺(小于 0.5s)，设计逻辑并剔出。 任务 3：若为节约能源，下一个灯点亮的同时将自动关闭上一个灯，做出如上逻辑设计并仿 真（仅考虑一个人的情况）； 任务 4：考
DBSTAR_RGMII
- Verilog实现的RGMII和GMII接口转接，适合适配不同PHY芯片接口使用(Verilog implementation of RGMII and GMII interface transfer)
Xilinx_Vivado_Design_Suite_HLx_Editions_2018.2
- vivado 2018.2 license
SRIO_DSP_X1
- xilinx 7 系列fpga与dsp srio数据传输(fpga and dsp communation with srio)
dma_ahb_latest.tar
- AHB DMA verilog源码 AHB总线 DMA接口源码(AHB bus DMA interface source code)
i2s_interface
- verilog实现基于i2s协议接口，在fpga上验证通过。(Verilog implements the interface based on I2S protocol and verifies it on fpga.)
demodulation
- 基于verilog HDL的BPSK解调的FPGA实现，仿真结果验证良好。IDE为vivado 2014( U57FA u4E8Everilog HDL u7684BPSK u89E3 u8C03 u7684FPGA u5B9E u73B0 uFF0C u4EFF u771F u7ED3 u679C u9A8C u8BC1 u826F u597D u3002IDE u4E3Avivado 2014)