CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 源码下载 嵌入式/单片机编程

资源列表

按时间 按下载 按文件大小

排序选择：

« 1 2 ... .66 .67 .68 .69 .70 271.72 .73 .74 .75 .76 ... 33646 »

  1. svtb_ahb_sram

    2下载：
  2. 一款verilog设计的SRAM控制器，可以实现AHB总线控制的功能。(abcdefghijklmnopqrstuvwxyz)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2020-08-10
    • 文件大小：3.22mb
    • 提供者：fkmeng

  1. S03_基于ZYNQ的DMA与VDMA的应用开发

    2下载：
  2. VIVADO dma以及vdma 使用文档 基于ZYNQ 7020(vivado DMA&VDMA example text of zynq)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2020-06-05
    • 文件大小：9.24mb
    • 提供者：kernelstory

  1. 基于FPGA的音频驱动WM831+FIR滤波器

    2下载：
  2. 基于FPGA的音频驱动WM831+FIR滤波器

  3. 所属分类：VHDL编程

  1. 运动目标检测

    2下载：
  2. 通过fpga开发板控制ov7670摄像头检测目标 实现运动检测(shi xian yun dong jian ce .)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2019-11-10
    • 文件大小：13kb
    • 提供者：zero_lz

  1. AHB-task-slave-master

    2下载：
  2. ahb master行为级模型，ahb slave模型(AHB master behavior level model, AHB slave model)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2020-10-02
    • 文件大小：2kb
    • 提供者：鱼在在藻

  1. 哈夫曼

    2下载：
  2. 一种用verilog语言实现的霍夫曼压缩编码算法(Huffman compression implemented by Verilog)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2020-04-11
    • 文件大小：74kb
    • 提供者：实现那是

  1. kcu105_sgmii_over_lvds

    2下载：
  2. sgmii use verilog coding,and can work 1000M ethernet

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2020-03-17
    • 文件大小：947kb
    • 提供者：caohy168

  1. H.265视频压缩的FPGA实现

    2下载：
  2. 使用verilog语言实现H.265压缩算法，能够实现实时视频数据的压缩传输(Using Verilog language to realize h.265 compression algorithm can realize the compression and transmission of real-time video data)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2020-05-24
    • 文件大小：14.04mb
    • 提供者：xiaotaiy

  1. STM32F1步进电机S加减速源代码

    2下载：
  2. stm32单片机控制步进电机，控制步进电机加减速算法(Stepping motor controlled by single chip microcomputer)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2020-12-08
    • 文件大小：1.53mb
    • 提供者：何伟东

  1. basketball_24time1

    2下载：
  2. 该文档主要是用verilog语言实现篮球24秒计时器，这是我做的数字电子技术课程的一次大作业。 里面为整个文件夹，解压之后可在Quartus13.0上直接运行。(This document mainly uses Verilog language to realize basketball 24 second timer, which is a big assignment of digital electronic technology course I do. It contains the

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2020-03-30
    • 文件大小：5.38mb
    • 提供者：1003512666

  1. FPGA实现Jpeg压缩，和视频采集程序

    2下载：
  2. FPGA实现Jpeg压缩，和视频采集程序(Zynq - Main - register access Mio)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2021-04-16
    • 文件大小：101kb
    • 提供者：kongqiweiliang

  1. 课程设计-数字钟

    2下载：
  2. 具有计时 设置时间 闹钟 秒表 功能的数字钟设计 外设矩阵键盘(Digital clock design peripheral matrix keyboard with the function of timing setting time alarm clock stopwatch)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2020-07-15
    • 文件大小：13.13mb
    • 提供者：peennnnnn
« 1 2 ... .66 .67 .68 .69 .70 271.72 .73 .74 .75 .76 ... 33646 »
搜珍网 www.dssz.com

浏览历史记录

关闭