资源列表
可调节自适应滤波器-代码-ERDAS版本.rar
- 可调节自适应滤波器-代码-ERDAS版本
用于S3C44b0x的uc_GUI
- 基于三星s3c44b0x芯片的uc/gui演示，含lcd、触摸屏的驱动源码。-s3c44b0x based Samsung chips uc / gui presentations, including LCD and touch screen driven source.
4乘4键盘扫描控制器
- 1. 键值采用16进制编码，即16个按键分别对应显示16进制数 0~F，按键对应关系如下：最上面一行从左至右依次为0~3， 第二行从左至右依次为4~7，第三行从左至右依次为8~B，最 下面一行从左至右依次为C~F，其中b、d显示为小写，其他字 母大写； 2. 按键按下时显示当前键值并保持，直到下一按键被按下时更新 显示； 3. 只有按键被按下时蜂鸣器发出按键音，放开后蜂鸣器不发声。 4. 每个按键对应不同的按键音。(1. The key value is encoded in hexadecim
CNN
- THU微纳电子系ic设计课程大作业，使用verilog实现CNN加速器，含一层卷积和池化，仿真通过。(a CNN accelerator written in VerilogHDL, including one conv layer and one pooling layer, simulation passed)
1
- 数字通信同步技术的MATLAB与FPGA实现 Altera Verilog版.pdf(Synchronization technology of digital communication MATLAB FPGA Altera Verilog.pdf)
AXI slave
- AXI slave 完整 verilog代码。测试验证通过。
异步FIFO
- 纯Verilog实现的异步FIFO，分为读写控制模块，SRAM CORE，同步等几个模块，内含源文件和仿真文件(The asynchronous FIFO implemented by Verilog is divided into read-write control module, SRAM core module and synchronization module)
spartan6 ddr3 controler
- xilinx spartan6 ddr3 test demo
lab7
- 使用vivado和Xilinx开发板实现蓝牙远程控制，开发板为Xilinx Artix-7(Using vivado and Xilinx development board to realize Bluetooth remote control, the development board is Xilinx artix-7)
ppm编解码器
- 进行ppm编解码的verilog代码，RTL描述(Verilog code for ppm encoding and decoding, RTL descr iption)
xilinx YUV444 转YUV422
- xilinx chroma resampler application
verilog 实现cameralink
- 利用verilog实现cameralink的收发功能。