CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .11 .12 .13 .14 .15 5416.17 .18 .19 .20 .21 ... 33646 »
  1. Arm Mp3播放源代码

    0下载:
  2. ARM MP3
  3. 所属分类:其他嵌入式/单片机内容

    • 发布日期:2012-03-16
    • 文件大小:3.78mb
    • 提供者:
  1. c2asm2c.zip

    0下载:
  2. 所属分类:其他嵌入式/单片机内容

    • 发布日期:2012-03-16
    • 文件大小:6.52kb
    • 提供者:
  1. mux21

    0下载:
  2. 多路选择器的设计代码及仿真验证,还有激励文件。
  3. 所属分类:VHDL编程

  1. simple_spi_latest.tar.gz

    0下载:
  2. simple_spi_latest.tar.gz
  3. 所属分类:VHDL编程

    • 发布日期:2022-06-01
    • 文件大小:561.91kb
    • 提供者:coolhandy
  1. all_use.rar

    0下载:
  2. all_use.rar
  3. 所属分类:VHDL编程

    • 发布日期:2022-07-07
    • 文件大小:1.7mb
    • 提供者:coolhandy
  1. SSP_PL022-REL1V0

    0下载:
  2. SSP_PL022-REL1V0.zip
  3. 所属分类:VHDL编程

    • 发布日期:2022-07-23
    • 文件大小:981.67kb
    • 提供者:perst@sadsa.com
  1. scrambler

    0下载:
  2. 通讯领域很多对原始数据进行加饶,加饶的多项式可以有很多种。上面是一种实现,可以参考实现其它加饶的多项式, 同理如果实现解扰可以反过来
  3. 所属分类:VHDL编程

    • 发布日期:2022-09-07
    • 文件大小:907byte
    • 提供者:Jack@Chen
  1. FPGA designer

    0下载:
  2. 一个LED闪烁程序,使用计数器方式呈现,以第25位作为标志位,控制LED闪烁
  3. 所属分类:VHDL编程

  1. Car Parking Module FPGA Zedboard

    0下载:
  2. This project is based on the car parking module it is working condition
  3. 所属分类:VHDL编程

  1. VIRTUAL INPUT OUTPUT VERILOG CODE

    0下载:
  2. THE IS CODE THAT USED THE VERILOG WHERE VIO FUNCTION USED
  3. 所属分类:VHDL编程

  1. Designing CLock

    0下载:
  2. Clock designing for the Verilog Zedboard
  3. 所属分类:VHDL编程

  1. PWM Motor feedback

    0下载:
  2. Verilog code for learning for purpose
  3. 所属分类:VHDL编程

    • 发布日期:2024-10-15
    • 文件大小:47.37kb
    • 提供者:menka*****
« 1 2 ... .11 .12 .13 .14 .15 5416.17 .18 .19 .20 .21 ... 33646 »
搜珍网 www.dssz.com