CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .95 .96 .97 .98 .99 6000.01 .02 .03 .04 .05 ... 33646 »
  1. buzzer

    0下载:
  2. 基于EP2Q208C8,用Verilog编写的蜂鸣器音乐发生器,蜂鸣器能够根据开关的选择对应地弹奏曲子-Based EP2Q208C8, written using Verilog buzzer music generator, buzzer able to play the song based on the corresponding selection switch
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:149.35kb
    • 提供者:yangxianfeng
  1. LCD1602

    0下载:
  2. 基于altera cyclone 的EP2Q208C8 FPGA的1602液晶显示模块,其中包括驱动模块和测试模块,驱动模块可以作为通用模块,给其他文件调用-Altera cyclone display module is based on the 1602 LCD EP2Q208C8 FPGA, including drive module and test module, drive module can be used as general-purpose modules to other
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.31mb
    • 提供者:yangxianfeng
  1. DE2_70_LTM

    0下载:
  2. VERILOG语言环境的LTM显示开发封装模块。-VERILOG language environment of the LTM display development encapsulated module.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-12
    • 文件大小:2.74mb
    • 提供者:王星
  1. usb

    0下载:
  2. usb数据采集实验,用ft245作为usb芯片用-use usb to send data to computer
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3.47mb
    • 提供者:刘阳
  1. shizhong

    0下载:
  2. 这个程序是基于Quartus II的,能通过数码管显示时、分、秒,具有闹钟的功能,能通过按键校时。-his program is based on the Quartus II, and when through digital display hours, minutes, seconds, and has an alarm clock function, button through school.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.06kb
    • 提供者:jinsan
  1. cymometer

    0下载:
  2. 硬件频率计的实现,包括十分频,门控信号产生,频率测量等-cymometer implementation, involving 10 times divider, generating gate controling signal and frequency measurement
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.78kb
    • 提供者:s
  1. uart_fpga1110

    0下载:
  2. 自己实现了一个简易的无校验UART协议。altera EP4C6E验证-Own implements a simple no parity UART protocol. altera EP4C6E verification
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:5.86mb
    • 提供者:yanzeyu
  1. quanjiaqi

    0下载:
  2. 使用verilog HDL实现全加器的功能-Use verilog HDL to achieve full adder function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:26.13kb
    • 提供者:知多少
  1. nios

    0下载:
  2. sample program for up3 education kit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.62kb
    • 提供者:pepan
  1. cpu

    0下载:
  2. verilog 8 bit cpu working condition but need minor modification
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:9.85kb
    • 提供者:shobhit
  1. picoblaze

    0下载:
  2. picoblaze example , very good working tutorial
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:16.63kb
    • 提供者:shobhit
  1. FPGA__FSKaASKaCMI

    0下载:
  2. FPGA中关于信号调制的编程,里面包括ASK,FSK,CMI的编码器与译码器-Programming on the signal modulation in FPGA, which includes ASK, FSK, encoder and decoder of CMI
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:640.5kb
    • 提供者:glywhh
« 1 2 ... .95 .96 .97 .98 .99 6000.01 .02 .03 .04 .05 ... 33646 »
搜珍网 www.dssz.com