CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .83 .84 .85 .86 .87 6188.89 .90 .91 .92 .93 ... 33646 »
  1. Johnson_counter

    0下载:
  2. 基于FPGA的Jhonson计数器,能用按键控制流水灯-FPGA-based Jhonson counter, can control buttons light water
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:448.29kb
    • 提供者:huang
  1. counter7

    0下载:
  2. 4bit counter in verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:770byte
    • 提供者:kashif ali
  1. mux_3_conditional

    0下载:
  2. implementation of multiplexer using conditional operator
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:531byte
    • 提供者:kashif ali
  1. mux3_case

    0下载:
  2. implementation of multiplexer using case statements in verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:528byte
    • 提供者:kashif ali
  1. mux3_if_else

    0下载:
  2. implementation of multiplexer using if else statement in verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:524byte
    • 提供者:kashif ali
  1. CPU_MODEL

    0下载:
  2. implementation of CPU model using verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:902byte
    • 提供者:kashif ali
  1. DENG-JING-DU

    0下载:
  2. 基于FPGA的等精度频率计设计,实现百万分之一的误差精度-FPGA-based design and other precision frequency to achieve the accuracy of one millionth of error
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:542.79kb
    • 提供者:范庆斌
  1. Wishbone

    0下载:
  2. wishbone总线的一些研究,包括一些代码-wishbone verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:264.96kb
    • 提供者:浩慧
  1. wishbone-flash-

    0下载:
  2. wishbone总线的Flash闪存接口设计的相关资料-relevant information wishbone bus Flash memory interface design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:280.17kb
    • 提供者:浩慧
  1. VGA_NEW

    0下载:
  2. VGA显示,黑金动力社区的例子,有很好的学习意义-VGA display, an example of the power of black gold community, have a good sense of learning
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.34mb
    • 提供者:肯德基
  1. uart_rx_unpacked_0225_b

    0下载:
  2. 实现串口接收解包功能,包括启动,停止,复位,链路检测,位置环参数设置等功能。-Serial reception unpack functions including start, stop, reset, link detection, position loop parameter settings and other functions.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-18
    • 文件大小:4.41mb
    • 提供者:liu
  1. yinliao_verilog

    0下载:
  2. 设计一个自动售货系统,卖soda水的,每份5分钱,只能投进三种1分、2分、5分硬币,要正确的找回钱数。用verilog编程,语法要符合FPGA设计的要求。-Design a vending system, selling soda water, 5 cents each, only dropped three kinds of 1 minute, 2 minutes, 5 coins, money back to the correct number. With verilog programm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4.14kb
    • 提供者:于秋雨
« 1 2 ... .83 .84 .85 .86 .87 6188.89 .90 .91 .92 .93 ... 33646 »
搜珍网 www.dssz.com