资源列表
Verilog-code-for-multiplier
- VERILOG CODE FOR 16 BIT MULTIPLIER USING MODIFIED BOOTH ALGORITHM
FILTER
- VERILOG CODE FOR 1D FIR FILTER IMPLIMENTATION -VERILOG CODE FOR 1D FIR FILTER IMPLIMENTATION
2D-FILTER
- VERILOG CODE FOR 2D FIR FILTER
filter_2d
- XILINX ISE FILE FOR FPGA IMPLIMENTATION OF 2D FIR FILTER USING MODIDIED BOOTH ALGORITHM
FFT
- VERILOG CODE FOR FLOATING POINT 8 POINT FFT
EDA-test-models
- EDA实验中用到的常用模块周立功程序资料参考-Commonly used in the experiment module EDA
orpsocv2
- openrisc源代码，包含了自己编的一些库，对初学者非常有用-openrisc source code, including some libs designed by myself. It should be very useful for beginners.
REJ
- bulilt in self test and repairable
huffnet
- dct based encoding using hufman
FPGA-PROGRAM
- 包括有led、lcd、步进电机、ad、da、等程序-Including those led, lcd, stepper motor, ad, da, and other procedures
ICARUS
- FPGA 比特币挖矿机源代码.XC6SL150主芯片-FPGA CODE
CaiDeng
- 设计一个控制电路来实现8路彩灯按照一定的次序和时间间隔闪烁。具体要求如下： 1、当控制开关为0时，灯全灭；当控制开关为1时，从第一盏开始，依次点亮，时间间隔为1秒。期间一直保持只有一盏灯亮、其他灯全灭的状态。 2、8盏灯依次亮完后，从第8盏开始依次灭，期间一直保持只有一盏灯灭、其他灯全亮的状态。 3、当8盏灯依次灭完后，8盏灯同时亮同时灭，其时间间隔为0.5秒，并重复4次。 4、只要控制开关为1，上述亮灯次序不断重复。-Designing a control