CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .51 .52 .53 .54 .55 6356.57 .58 .59 .60 .61 ... 33646 »
  1. MATLABLPM_ROM

    0下载:
  2. 用MATLAB实现LPM_ROM中数据初始化在QuartusⅡ调入ROM初始化数据文件并选择在系统中的读写功能时,默认选择hex文件,在此你是见不到刚刚移动到工程中的mif文件的,需要在右下角的文件格式中选择MIF文件,这样就可以添加进去了-Using MATLAB LPM_ROM initialization data transferred in Quartus Ⅱ ROM initialization data file and select the read and write func
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:13.71kb
    • 提供者:kempwangkai
  1. AVER

    0下载:
  2. 用vhdl实现数值的平均,用quartus||实现编译下载-Using vhdl average values, with quartus | | realized compiled download
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:233.9kb
    • 提供者:kempwangkai
  1. CNT6

    0下载:
  2. 用vhdl实现六位数值加法,用quartus||实现编译下载-Using vhdl six numerical addition, with the quartus | | realized compiled download
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:345.71kb
    • 提供者:kempwangkai
  1. VHDL

    0下载:
  2. VHDL语言是一种用于电路设计的高级语言。它在80年代的后期出现。最初是由美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周期的一种使用范围较小的设计语言 -VHDL language is a high-level language for circuit design. It appeared in the late 1980s. Was originally developed by the U.S. Department of Defense for the U.S. milita
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:667.49kb
    • 提供者:kempwangkai
  1. TrafficLight

    0下载:
  2. 通过硬件描述语言VHDL编程,实现交通灯功能,要求如下:   ① 车辆传感器(C),检测车辆通行情况,用于主干道的优先权控制; ② 主干道公路路口安装有人员通过请求按钮(PQ),一旦有请求信息,控制器应按放行处理,否则按默认方式处理; ③ Online控制信号由交通控制中心发出,(Online=1)一旦它有效,则主干道放行,十字交叉路口控制器“失效”,Online=0十字交叉路口控制器恢复控制权;   ④ 当次干道公路无车时,始终保持次干道公路红灯亮,主干道绿灯亮; ⑤ 当次
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-26
    • 文件大小:8.51mb
    • 提供者:韩彩英
  1. ddr3_12.1V

    0下载:
  2. DDR3 Simulation environment
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-11
    • 文件大小:17.98mb
    • 提供者:Angad
  1. arbiter_ip

    0下载:
  2. Arbiter code for simulation purpose
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:94.48kb
    • 提供者:Angad
  1. counter

    0下载:
  2. Counter Code to test the functionality on Altera devices.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:35.15kb
    • 提供者:Angad
  1. Generic_Pattern_Detector_3bit

    0下载:
  2. Generic Pattern detector circuit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.53mb
    • 提供者:Angad
  1. shuzibiao

    0下载:
  2. xilinx下使用vhdl编写数字表 具有启动、复位、暂停、暂停后继续计时等功能 能显示的秒计数时间精确到小数点后第二位,即能显示**.**s -xilinx vhdl prepared using digital watch with a start, reset, pause, pause, continue after the timer function can display the seconds counting time accurate to the second
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:804.56kb
    • 提供者:xjtuzzguyixi
  1. writereadflash

    0下载:
  2. 这个是用VHDL实现FPGA对FLASH的读写。-This is achieved using VHDL FLASH FPGA to read and write.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:1.13kb
    • 提供者:
  1. Manchester-code-of-VHDL-program

    0下载:
  2. 利用FPGA实现硬件的VHLD语言的Manchester code。-Hardware implementation using FPGA VHLD language Manchester code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:704byte
    • 提供者:
« 1 2 ... .51 .52 .53 .54 .55 6356.57 .58 .59 .60 .61 ... 33646 »
搜珍网 www.dssz.com