资源列表
divide_vl
- d这是一个分频器，因为在FPGA中，为了能够得到比较少的频率，通常用分频器来完成-can divice the frequence
seven_vote
- 这是一个七人表决器，顾名思意就是适用于7个人的表决器，当有4个人以上赞成就会响-this is a vote from seven people
full_add
- 这是一个全加器，有三个输入，有两个输出，输入分别是两个加数，一个进位，输出分别是和，进位-This is a full adder, three input, two output, input is represented by two summand, a binary output, respectively and, binary
collude
- 这是串转并的程序，能够张串行的数据，变成并行的数据-This is the string and the procedure to be able to Zhang serial data into parallel data
dds_xin
- 真正可用的dds程序，频率范围为20hz到20khz-Dds real procedures available, the frequency range of 20hz to 20khz
VHDLDesignMethodnew
- 用VHDL语言实现可编程数字系统设计.该文档说明了VHDL的设计方法,设计单元,举了大量有价值的实例,给出了VHDL的代码.-VHDL language with programmable digital system design. This document describes the VHDL design method, design unit, cited an example of a large number of valuable, given the VHDL code.
MPMC_NPI
- 这是MPMC的NPI接口的，字节读操作的例子-xilinx mpmc core, npi interface example
lvds6
- 实现了LVDS高速传输，对于相开发高速数据传输的人很有用。-Achieved high-speed LVDS for high-speed data transmission with the development of the people very useful.
100vhdl
- 100个vhdl的源代码，基本都可运行，是初学者的必备-100 vhdl source code, the basic can be run, it is essential for beginners
VerilogHDL
- 复杂数字电路与系统的VHDL设计方法，有原理，说明及实例-Complex digital circuits with VHDL design system, a principle, descr iptions and examples of
vhdl
- FIR滤波器的性能参数 设计一个滤波器最基本的就是性能参数的,决定着滤波器的实际功能.比如阶数,截至频率。 本文滤波器设计参数 ①输入,输出数据宽度10位 ②阶数为4阶的线性相位FIR滤波器， ③类型:带通 -FIR filter performance parameters The design of a filter is the most basic performance parameters, determines the actual filter fu
LowPowerFPGADesignTechniquesforEmbeddedSystems
- 本文是国外一个研究低功耗FPGA设计的一位博士的论文，很有指导价值。-This article is a study abroad, the design of low-power FPGA, a doctoral thesis, is the guiding value.