CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .31 .32 .33 .34 .35 8736.37 .38 .39 .40 .41 ... 33646 »
  1. count_free

    0下载:
  2. 本程序是实现在用电话卡打电话时进行自动计费的功能,包括检测通话的种类,时间和余额检测等多项功能,此代码用veriloghdl编写已经调试通过编译。-Implementation of this procedure is used when the phone card to call the function of automatic billing, including the detection of the types of calls, time and number of functi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:1.68kb
    • 提供者:dengzhaoyun
  1. quartusII7.2license(2)

    0下载:
  2. quartus7.2的license破解,里面有详细说明,简单实用-quartus7.2 to break the license, which has detailed descr iption of simple and practical
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:6.14kb
    • 提供者:张建
  1. CodeLock

    0下载:
  2. 用于模仿密码锁的工作过程。完成密码锁的核心控制功能。可实现数码输入、清除、退位、设置密码、错误提示、系统报警、解除报警、系统关闭等功能。-Used to imitate the work of the code lock process. Locks achieve the core control functions. Digital input can be achieved, clear, step down, set a password, error message, the syst
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:13.32kb
    • 提供者:胡婕
  1. ref-sqroot

    0下载:
  2. 这是用于VHDL的开方运算,大家试试看,能不能好用-sqrt
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:39.23kb
    • 提供者:李刚
  1. VHDLexample

    0下载:
  2. 介绍了VHDL语言实现100列子 内容详细 适合初学者-Introduction of VHDL language Liezi hundred detailed implementation suitable for beginners
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-19
    • 文件大小:4.93mb
    • 提供者:icecream
  1. clock

    0下载:
  2. vhdl实现时钟和闹钟功能,此外还可以显示星期几,闹钟可以设置闹铃时间和报时。-implementation vhdl alarm clock and also can show a few weeks, you can set the alarm time and alarm time.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:730.87kb
    • 提供者:季全
  1. Boothsmul

    0下载:
  2. Booths Multiplier using Behavioral Model
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3.72mb
    • 提供者:Rahul
  1. UDasyncounter

    0下载:
  2. Up-down Asynchronous counter in Behavioral Model
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-27
    • 文件大小:77.34kb
    • 提供者:Rahul
  1. Boothmultiplier

    0下载:
  2. 布斯乘法器的语言描述功能违反外 暗暗达到-Booth multiplier described in the language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.52kb
    • 提供者:毛进
  1. MAXPLUSII

    0下载:
  2. MAX+PLUSII使用说明 很具体是初学者的必读之物-MAX+ PLUSII use are very specific reading of material for beginners
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:15.31kb
    • 提供者:刘霁阳
  1. vgatest

    0下载:
  2. 用verilog HDL写的VGA驱动,在FPGA上实测可用(实际上是别人的劳动成果,呵呵)。-VGA driver coded in Verilog HDL. Tested.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.39kb
    • 提供者:escut
  1. hdl

    0下载:
  2. 网上流传的用来实现FPGA驱动VGA,从而实现一个pingpong小游戏的源码,实测可用。-a program embedded in a FPGA in order to drive the VGA and realize a little game named pingpong. tested.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.52kb
    • 提供者:escut
« 1 2 ... .31 .32 .33 .34 .35 8736.37 .38 .39 .40 .41 ... 33646 »
搜珍网 www.dssz.com