CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .32 .33 .34 .35 .36 8737.38 .39 .40 .41 .42 ... 33646 »
  1. traffic_light

    0下载:
  2. CPLD控制交通灯程序,很不错的程序!大家一起学习啊!-CPLD to control the traffic light process, the procedure is pretty good! U.S. study with ah!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:871.61kb
    • 提供者:3dmax
  1. VHDL

    0下载:
  2. DEMO2 数码管扫描显示电路/DEMO4 计数时钟 DEMO5 键盘扫描设计/DEMO6 波形发生器/DEMO7 用DAC实现电压信号检测/DEMO8 ADC电压测量/DEMO9 液晶驱动电路设计-DEMO2 digital tube display circuit scan/DEMO4 count clock scan design DEMO5 keyboard/DEMO6 Waveform Generator/DEMO7 implementation by DAC voltage si
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:718.84kb
    • 提供者:wang
  1. FinalFPMultiplier

    0下载:
  2. Simple 32 bit Floating point Multiplier
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:7.03mb
    • 提供者:Rahul
  1. vga

    0下载:
  2. 硬件言语编写VGA时序控制,可用FPGA下载检测-vga
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.63kb
    • 提供者:清洪
  1. miffile

    0下载:
  2. 用matlab产生mif文件。(Altera的EDA软件,如maxplus,quartus等用到的初始化rom,ram等的文件格式)-Mif files generated by matlab. (Altera' s EDA software, such as maxplus, quartus used to initialize and so on rom, ram, such as the file format)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1.41kb
    • 提供者:何亮
  1. DDRSDRAMControllerverilogcode

    0下载:
  2. 这个设计是使用Virtex-4实现DDR的控制器的,设计分为三个主要模块:Front-End FIFOs,DDR SDRAM Controller和Datapath Module。其中主要是DDR SDRAM Controller,当然还有测试模块。-This design is the use of Virtex-4 implementation of the DDR controller, the design is divided into three main modules: Fron
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:465.64kb
    • 提供者:fdasfds
  1. led.control

    0下载:
  2. Control led with clock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.75kb
    • 提供者:Fl0rin
  1. all_bus_20050508.tar

    0下载:
  2. Vhdl cod for a bus.For sp2e
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-27
    • 文件大小:46.23kb
    • 提供者:Fl0rin
  1. all_clock_20080928.tar

    0下载:
  2. Vhdl cod for a clock for sp3e
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:39.58kb
    • 提供者:Fl0rin
  1. all_ram_20081116.tar

    0下载:
  2. vhdl cod for ram.For sp3e
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.07mb
    • 提供者:Fl0rin
  1. mtd

    0下载:
  2. MTD定点浮点仿真,可直接用于fpga算法的仿真程序,产生了扫频信号,仿真直接输出系统频率响应函数,为系统测试带来好处-MTD fixed-point floating-point simulation, fpga algorithm can be used directly in the simulation program to produce a sweep signal, the direct simulation output system frequency response fun
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:6.88kb
    • 提供者:何亮
  1. modelsim7.2license

    0下载:
  2. 用于modelsim7.2的破解,里面有详细说明,很有用-For the crack modelsim7.2, which has detailed instructions, very useful
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.32kb
    • 提供者:张建
« 1 2 ... .32 .33 .34 .35 .36 8737.38 .39 .40 .41 .42 ... 33646 »
搜珍网 www.dssz.com