CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .17 .18 .19 .20 .21 8822.23 .24 .25 .26 .27 ... 33646 »
  1. array_multiplier

    0下载:
  2. verilog code array_multiplier output [7:0] product input [3:0] wire_x input [3:0] wire_y -verilog codearray_multiplieroutput [7:0] product input [3:0] wire_x input [3:0] wire_y
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:2.36kb
    • 提供者:沙嗲
  1. SRT

    0下载:
  2. verilog code radix-2 SRT divider input [7:0]Dividend input [3:0]Divisor output [4:0]Quotient output [8:0]Remainder -verilog coderadix-2 SRT dividerinput [7:0] Dividend input [3:0] Divisor output [4:0] Quotient output [8:0] Remainde
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:2.75kb
    • 提供者:沙嗲
  1. xulie

    0下载:
  2. FPGA或CPLD与DAC(DAC0800),产生一个序列检测器。-FPGA or CPLD with the DAC (DAC0800), produce a sequence detector.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:15.1kb
    • 提供者:黄明
  1. lock

    0下载:
  2. 功能: 1、 密码输入:每按下一个键,要求在数码管上显示,并依次左移; 2、密码清除:清除密码输入,并将输入置为”0000”; 3、密码修改:将当前输入设为新的密码; 4、上锁和开锁。-Features: 1, enter the password: press a key for each request in the digital tube display, and turn left 2, password clear: to remove the password i
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:151.66kb
    • 提供者:谢柳
  1. systemc_ex

    0下载:
  2. systemc源码, 入门级, 超好用! systemc源码, 入门级, 超好用! 易懂-SystemC source, entry-level,超好用! SystemC source, entry-level,超好用! Understand
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:519.39kb
    • 提供者:chenai
  1. P8051

    0下载:
  2. This a FREE tool chain which compiles C codes into 8051 binary code, converts the binary to RTL ROM, and simulate in Modelsim. SDCC is the compiler. Example compilation: cd compile sdcc --iram-size 0x80 --xram-size 0x800 t8051.c RE
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-24
    • 文件大小:7.73mb
    • 提供者:zhao xin ke
  1. ASYNCFIFOXPXMOD

    0下载:
  2. 任意时钟配比的异步fifo.含有synplify ip库中的双端口ram。用于处理多时钟域问题。-Arbitrary ratio of asynchronous clock fifo. Containing synplify ip library of dual-port ram. Used to deal with the issue of multi-clock domain.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:5.16kb
    • 提供者:xupeixin
  1. vrilog

    0下载:
  2. 包含交通灯实现等几个vrilog硬件编程的程序,基本均为老师亲自写的范本,供我们参考用的-Contains several traffic lights to achieve vrilog hardware programming procedures, teachers are personally write the basic template for our reference
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:2.8kb
    • 提供者:yangming
  1. Verilog-book

    0下载:
  2. 学习Verilog语言必备资料,包括语法总结 编写Verilog HDL 源代码的标准及设计流程-Verilog language learning essential information, including syntax summary of Verilog HDL source code for the preparation of standards and design process
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-05-01
    • 文件大小:3.66mb
    • 提供者:shaoyqo
  1. Verilog_for_study

    0下载:
  2. Verilog黄金参考指南,硬件学习必备的知识!-Verilog Golden Reference Guide, hardware learning essential knowledge!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:458.02kb
    • 提供者:way
  1. verilog_language

    0下载:
  2. Verilog学习全部资料,学习的同志赶快收了-Verilog learning all the information, learning comrades as soon as possible upon receipt of a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-17
    • 文件大小:3.98mb
    • 提供者:way
  1. MODELSIM

    0下载:
  2. 2008自由电子FPGA开发板介绍MODELSIM经典教程-2008 free-electron FPGA development board, introduced the classic ModelSim Tutorial
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:776.19kb
    • 提供者:kerluo
« 1 2 ... .17 .18 .19 .20 .21 8822.23 .24 .25 .26 .27 ... 33646 »
搜珍网 www.dssz.com