资源列表
Edition
- VHDL可重用英文书,书中有许多对VHDL可重用的具体介绍,是一般的相关书籍所没有的.
3-8
- 本文件是利用verilog实现的3-8译码器
1.
- 用VHDL硬件描述语言完成秒表的设计，分6个模块
clock
- 两个按键控制校时的VHDL时钟源码，带定时闹钟和日历功能
BCDclock
- 基于bcd码校时的数字钟，带闹钟，正点报时，和日历功能
lift
- 采用vhdl语言的电梯控制器源代码，能够实现报警，等待，并采用了标准的最优电梯运动路线。
baseonFPGA
- 实时电话计费系统是企业、事业单位信息管理的一个重要组成部分。介绍了一种用FPGA 器件实现电话计费系统 的方法, 并给出了设计框图和详细设计过程, 设计采用Verilog_HDL 硬件语言。
uart
- M_UART 介绍了通用异步收发器（UART）的原理，并以可编程逻辑器件FPGA为核心控制部件，基于超高速硬件描述语言VHDL在Xilinx公司的SpartanⅡ系列的2sc200PQ208-5芯片上编程完成UART的设计。经测试，该设计完全达到了设计要求。
Lab1_FPGA
- lab1——FPGA这个文件中体统了如何如何使用verilog Hdl以及如何使其在FPGA开发板上实现
Ultraedit_verilog
- 这个文件中提供了 verilog hdl 的在ultra edit32中编程所需要的语法
VeriRiscCPU
- 这个文件中使用verilog hdl简单的利用基本运算实现了微型的cpu设计开发过程
VHDL
- 曼彻斯特编码的VHDL源程序?