文件名称:VeriRiscCPU
介绍说明－－下载内容来自于网络，使用问题请自行百度
这个文件中使用verilog hdl简单的利用基本运算实现了微型的cpu设计开发过程
(系统自动生成,下载前可以参看下载内容)
下载文件列表
VeriRiscCPU/alu.v
VeriRiscCPU/clockgen.v
VeriRiscCPU/control.v
VeriRiscCPU/counter.v
VeriRiscCPU/cpu.v
VeriRiscCPU/CPUtest1.dat
VeriRiscCPU/CPUtest2.dat
VeriRiscCPU/CPUtest3.dat
VeriRiscCPU/cpu_test.v
VeriRiscCPU/defines.v
VeriRiscCPU/memory.v
VeriRiscCPU/register.v
VeriRiscCPU/scalable_mux.v
VeriRiscCPU/sim.do
VeriRiscCPU/transcript
VeriRiscCPU/vlog.args
VeriRiscCPU/vsim.wlf
VeriRiscCPU
www.dssz.com.txt
VeriRiscCPU/clockgen.v
VeriRiscCPU/control.v
VeriRiscCPU/counter.v
VeriRiscCPU/cpu.v
VeriRiscCPU/CPUtest1.dat
VeriRiscCPU/CPUtest2.dat
VeriRiscCPU/CPUtest3.dat
VeriRiscCPU/cpu_test.v
VeriRiscCPU/defines.v
VeriRiscCPU/memory.v
VeriRiscCPU/register.v
VeriRiscCPU/scalable_mux.v
VeriRiscCPU/sim.do
VeriRiscCPU/transcript
VeriRiscCPU/vlog.args
VeriRiscCPU/vsim.wlf
VeriRiscCPU
www.dssz.com.txt
1999-2046 搜珍网 All Rights Reserved.
本站作为网络服务提供者，仅为网络服务对象提供信息存储空间，仅对用户上载内容的表现方式做保护处理，对上载内容本身不做任何修改或编辑。