资源列表
EDA_17392
- EDA得源码程序,绝对认证。适合EDA实验箱,仿真实验等基础实验
chap8
- 常用经典典型电路,如全加器,乘法器,如何减小资源
VGAqudong
- 基于FPGA的VGA显示驱动源码~适合哪些想要开发VGA接口驱动的朋友
rake_mrc
- 实现RAKE接收机的最大比合并准则,输入位宽16比特。
iir_par
- 实现了一个四阶,二支路的并行IIR滤波器。
bayinhe
- 八音自动播放电子琴设计 vhdl源码,文件内有具体注释
CpldVhdl
- 用VHDL语言写的程序包含如下功能:1.键盘扫描2.控制AD转换3.产生PWM信号与51系列CPU接口,接在51地址数据总线上,单片机通过访问地址总线上的数据寄存器来控制CPLD
shiyan14
- VHDL語言實驗數字鍾功能,可手動調時,設定閙鍾等
secondwatch
- 用VERILOG实现的秒表 用VERILOG实现的秒表
CCD_TCD1205
- 用VHDL语言实现CCD图象采集系统,针对TCD1205线阵CCD传感器
FPGA
- 用verilog实现的串口收发数据程序,已经调试通过
i2c_p_altera
- IIc总线的源代码(vhdl语言),大家共享一下
