资源列表
Design_Compiler_FPGA_Design_Flow
- 这是关于如何使用Design Compiler_FPGA Design Flow 软件的说明书。
cpld
- 一个关于4CAN卡的硬件程序,用VHDL编写.就是4路CAN总线
13898381gngauss
- 芯片资料和芯片源程序,方便快捷下的速度,要下的速度了
RS_5_3_CODEC
- 用于数据块容错编码校验的芯片的RS编码器设计
stimulus1
- 用于数据块容错编码校验的芯片的RS编码器设计的测试代码
PWM_CT
- PWM调制输出、定时和计数控制器的芯片设计
StepperMotorPorts
- 一款简单的可以用来驱动4线或6线的步进电机控制器
simple_pic
- 简单可编程中断控制器,利用定时计数器的中断请求信号输出中断使能控制信号。
jtdkz
- 欢迎大家下载,vhdl编写的交通灯控制原代码,谢谢欢迎大家下载,vhdl编写的交通灯控制原代码,
asd
- 欢迎大家下载 ,vhdl编写的交通灯控制原代码,
gh_uart_16550_080407
- FPGA开发中常用的串口模块,经过本人调试,非常实用
problems123
- VHDL具有设计重用、大型设计能力、可读性强、易于编译等优点逐渐受到硬件设计者的青睐。但是,VHDL是一门语法相当严格的语言,易学性差,特别是对于刚开始接触VHDL的设计者而言,经常会因某些小细节处理不当导致综合无法通过。为此本文就其中一些比较典型的问题展开探讨,
