资源列表
vhdl
- 数字式相位测量仪，基于FPGA的数字相位测量仪的制作
DPLL_verilog
- 一阶全数字锁相环VERLOGIC程序代码，调试通过。
DIGTAL_FIR
- 环路滤波器的设计，基于FPGA的锁相环应用。
100_vhdl_example
- 本书介绍了100个适用的VHDL源程序，并有仿真附图。
eecadd_8
- 此程序用VHDL语言编写，在四位加法器基础上完成8位二进制加法，输出是BCD码
add_32_bcd
- 此程序采用VHDL语言，完成在32位十六进制加法器的基础上将输出进行BCD码转换，实现输出是BCD码的32位二进制加法器
fft_test
- 用vhdl编写的FFT的代码,很全,很强大.
ENCODE_SYSTEM
- 编码器系统，实现信息的编码，完整的vhdl源代码描述
alteratrainingcode
- 这是一个由altera公司的人员在南京邮电大学培训是提供的一个例子。
complete_projects
- vhdl编写的一个完整工程，对于quartus初学者可以感受一下FPGA开发的整体。
xilinx_uart_vhdl
- 这是xilinx公司的uart源代码，希望对需要的朋友有所帮助
VHDLCPLD
- 用VHDL语言在FPGA上实现浮点运算,大家共享