资源列表
sji
- 出租车记费器,能实现出租车的启动,暂停,记费和记时功能。
1253
- 基于VHDL语言的出租车计费系统设计,在muxplus上开发实现。实现基本的出租车记费器开发
lift_controler-verilog
- 用verilog写的电梯控制器,内附测试文件和实验报告
DM74LS163soursecode
- 利用qurtursII 平台实现DM74LS163芯片的仿真
motorcontrol_cpld
- 在ALTERA公司的EPM570上实现的电机脉冲算法,编码器反馈技术算法,已实际应用。
fifo8_8
- 8*8位的fifo数据缓冲器的vhdl源程序。经过quartus ii 6.0 验证成功。
16bitadder
- 16位快速加法器verilong实现,很值得一看~
DDSverilogsource
- DDS的VERILOG原代码,请大家多支持
DM9000A_IPcose
- 如题:dm9000aIP核,经过验证,可用
sine
- Verilog编程,利用FPGA实现两路正弦波的信号输出,也可以扩展成六路正弦输出
DDS-320-modu
- 在采用 320x240 屏的设计实验箱上运行,产生正弦波,调幅调频波形,扫频。
watchgai
- 利用FPGA的V4开发板制作的电子表,采用VHDL语言编写
