CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 源码下载 嵌入式/单片机编程

资源列表

按时间 按下载 按文件大小

排序选择：

« 1 2 ... .29 .30 .31 .32 .33 9234.35 .36 .37 .38 .39 ... 33646 »

  1. VHDLserial

    0下载：
  2. UART参考设计带缓存用于Xinlix用于FPGA

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：272.54kb
    • 提供者：sd

  1. SDcardcode

    0下载：
  2. 基于c语言上的SD卡读写源程序，希望对大家有所帮助~

  3. 所属分类：VHDL编程

    • 发布日期：2014-01-17
    • 文件大小：19.55kb
    • 提供者：王一木

  1. Lab1-INTRO

    0下载：
  2. vcs tutorial lab1，very good

  3. 所属分类：VHDL编程

    • 发布日期：2014-01-17
    • 文件大小：5.75kb
    • 提供者：王一木

  1. Lab2-PLI

    0下载：
  2. vcs tutorial Lab2-PLI verygood

  3. 所属分类：VHDL编程

    • 发布日期：2014-01-17
    • 文件大小：3.54kb
    • 提供者：王一木

  1. jishiqi

    0下载：
  2. 用verilog实现的记时器程序,在Quartus II上编译通过并成功运行

  3. 所属分类：VHDL编程

    • 发布日期：2014-01-17
    • 文件大小：2.12mb
    • 提供者：张兵

  1. qiangdaqi

    0下载：
  2. 用verilog实现的抢答器程序,在Quartus II上编译通过并成功运行

  3. 所属分类：VHDL编程

    • 发布日期：2014-01-17
    • 文件大小：185.86kb
    • 提供者：张兵

  1. LED

    0下载：
  2. 数字时钟显示模块,用VERILOG HDL 实现

  3. 所属分类：VHDL编程

    • 发布日期：2014-01-17
    • 文件大小：10.87kb
    • 提供者：liufanyu

  1. CANSHUHUA

    0下载：
  2. Verilog参数化的课件,有兴趣的可以来看下

  3. 所属分类：VHDL编程

    • 发布日期：2014-01-17
    • 文件大小：10.78kb
    • 提供者：liufanyu

  1. VerilogHDL_clock

    0下载：
  2. 基于Verilog HDL设计的多功能数字钟，有兴趣的

  3. 所属分类：VHDL编程

    • 发布日期：2014-01-17
    • 文件大小：38.29kb
    • 提供者：沈三思

  1. 数字秒表

    0下载：
  2. VHDL Y语言的

  3. 所属分类：VHDL编程

    • 发布日期：2014-01-17
    • 文件大小：112.58kb
    • 提供者：woxisiji

  1. DebussyandModelsim

    0下载：
  2. Debussy和Modelsim的混合使用

  3. 所属分类：VHDL编程

    • 发布日期：2014-01-17
    • 文件大小：218.36kb
    • 提供者：liujie

  1. osc

    0下载：
  2. 数字示波器的FPGA实现 VHDL编写 Quartus7.1测试通过

  3. 所属分类：VHDL编程

    • 发布日期：2014-01-17
    • 文件大小：2.14mb
    • 提供者：李星
« 1 2 ... .29 .30 .31 .32 .33 9234.35 .36 .37 .38 .39 ... 33646 »
搜珍网 www.dssz.com