资源列表
VHDL
- 自编自写的ＶＨＤＬ代码，用于实现全加器功能，可能有误
spi.tar
- SPI(serial port interface)的Verilog/VHDL源代碼，已模擬並驗證。
usb_blaster
- usb下载电缆全部资料，包括pcb和源代码，非常不错
pll
- fpga中pll时钟实现的源代码，可实现倍频或分频
jtag
- jtag技术规范，以及标准的并口jtag下载电缆的资料
autosale
- 采用vhdl语言编写的自动售货机程序。如有需要的可以下载参考
trafficcontrol
- 十字路*通控制器,主,支路的交通灯控制,带左拐的信号灯.
jishuqi
- VHDL计数器功能从００００到ffff记数
bmul32
- 用VHDL写的一个32位并行乘法器的源代码，已经过验证，可以直接使用
bmul32_test
- 32位并行乘法器的测试文件，已经经过验证，可以直接使用
VerilogHDLdigitaldesigncode
- Vlerilog HDL高级数字设计源码，有兴趣者可以来看看，保证是完整版
verilog_shili
- 计数器 锁存器 12位寄存器 带load，clr等功能的寄存器 双向脚（clocked bidirectional pin） 一个简单的状态机 一个同步状态机 用状态机设计的交通灯控制器 数据接口 一个简单的UART 测试向量（Test Bench）举例： 加法器源程序 相应加法器的测试向量test bench）