资源列表
datapath_fifo
- datapath_fifo used in DMA contect PCI in the DAB system the format of this file is VHDL
FA_16
- Full adder 16 vhdl code
fir
- 利用VHDL语言，设计了一个11阶的FIR滤波器。简单易懂-The use of VHDL language, designed a 11-order FIR filter. Easy to understand. .
11orderFIR
- 11阶FIR数字滤波器，Verilog版本，数字下变频，适合初学-11-order FIR digital filter, Verilog version of the digital down conversion, suitable for beginners
rgy
- 交通灯信号控制器用于主干道与支道公路的交叉路口，要求是优先保证主干道的畅通。因此，平时处于“主干道绿灯，支道红灯”状态，只有在支道有车辆要穿行主干道时，才将交通灯切向“主干道红灯，支道绿灯”，一旦支道无车辆通过路口，交通灯又回到“主干道绿灯，支道红灯”的状态。-Traffic signal controller to the main road intersection with Bypass Road, requested a priority to ensure the smooth flo
tc9012
- 用vhdl编写的实现常用红外遥控芯片（tc9012）解码的程序，调试已通过-Vhdl implementation written in common with the infrared remote control chip (tc9012) decoding process, debugging has passed
clock_norst
- 时钟显示，verilog 代码，时钟实现没有使用复位信号，带测试文件-Clock display, verilog code, the clock to achieve without the use of a reset signal, with the test file
fenpin_m
- 基于VHDL的一种小数分频器，能够实现任意的小数分频-A decimal frequency divider base on VHDL, be able to achieve any decimal frequency divider
ADDER
- 前大部分FPGA都是基于SRAM工艺的，而SRAM工艺的芯片在掉电后信息就会丢失，一定需要外加一片专用配置芯片，在上电的时候，由这个专用配置芯片把数据加载到FPGA中，然后FPGA就可以正常工作，由于配置时间很短，不会影响系统正常工作。也有少数FPGA采用反熔丝或Flash工艺，对这种FPGA，就不需要外加专用的配置芯片-Before most of the FPGA is SRAM-based technology, chip SRAM process information after po
mppt_pno
- 基于扰动观察法的最大功率点跟踪算法实现,利用IQmath，适用于TI的C2000系列DSP,可直接使用。-Tracking based on perturbation and observation method of maximum power point algorithm, using IQmath, for TI C2000 series DSP, can be used directly.
ldpc_encoder_10bit
- LDPC Encoder 10-Bit Parity Check
Modelsim-System-verilog-calls-DPI
- 本文给出了在Modelsim开发环境下，如何在systemverilog中利用DPI调用C函数的具体方法。-This paper gives a specific way to call C functions in DPPHs in systemverilog in Modelsim development environment