资源列表
UniversaRlegister
- 通用寄存器的编程，能对FPGA的学习有更进一步的了解，尤其对初学者帮助多多。-General Register of programming, the FPGA can have a better understanding of learning, especially for beginners to help a lot.
mul
- baugh wooley multiplier with two four bit input and eight bit output
alu
- 用VHDL语言编写的CPU当中的ALU模块，可是实现十条指令-CPU using VHDL languages among the ALU module, but to achieve ten instructions
3
- 4位数码管时钟 有秒、分、时 无掉电保存功能 -4-bit digital clock with seconds, minutes, saving time without power-down
bcd7seg
- bcd to 7-segment decoder
pwm
- PWM的NIOS II IP核设计源文件，其频率和脉宽均可控-PWM IP core design source files of the NIOS II , It s frequency and pulse-width words can be controlled
di4
- 1、 用16*16点阵的发光二极管逐行扫描显示“一”字。 2、 输入为四位二进制矢量。 3、 采用行列扫描的方法，用四位二进制做行选信号（总共16列），如选中第一行，则扫描第一行之中哪些行是高电平（1），哪些行是低电平（0） 为高电平的则点亮，为低电平的不亮。 4、 注意扫描频率的设置，扫描频率足够快，才能动态扫描“一”字。 5、 程序由行扫描模块和显示模块构成。 行扫描模块输入为一个时钟信号和重置信号，输出为4位二进制（用sel表示）行选信号，用来选中行，进行扫描。 显
rscode
- R S编 解 码 实 现 代 码 verilog语言-RS CODE AND ENCODE
SDRAM
- nios2 定时器功能实现的主函数，使用C语言完成-nios2 timer
CPSK_modulation_code
- CPSK调制VHDL程序，测试正确，已使用-CPSK modulation VHDL procedures, the test is correct, has been used
freq_measure
- 用CPLD对输入脉冲进行计数，从而计算频率-Using CPLD to count the input pulses in order to estimate the frequency of
bb
- 步进电机驱动小车的程序，不错的-good