资源列表
source-(2)
- 32k-point FFT verilog
SPI0091
- 学习DSP的SPI通讯，了解DSP的SPI通讯对芯片的读写数据操作-To learn DSP SPI communication, understand of DSP SPI communication to read and write data on the chip operation
sequence-detector
- 序列检测器的设计与实现。功能要求：检测器有一个输入端X，被检测的信号为二进制序列串行输入，检测器有一个输出端Z，当二进制序列连续有四个1时，输出为1，其余情况均输出为0。如：X：1101111110110，Z：0000001110000。 -Design and Implementation of the sequence detector. Functional requirements: the detector has an input terminal X and the dete
fir-digital--lowpass-filter
- 基于verilogHDL硬件描述语言的fir数字低通滤波器的设计-fir digital lowpass filter design based on verilogHDL
universal_prescalar
- Verilog Code for universal prescalar
Estacionamento
- code of a system park, check out
src
- 使用FPGA+DAC产生DDS，可变频率(user FPGA and DAC generate DDS)
Chapter 8
- verilog code and simulationsof chapter4
Fau
- 使用vhdl写的32位 64位浮点数加法模块、浮点数乘法模块、浮点数除法模块(Use vhdl write 32-bit 64bit floating-point addition module, floating-point multiplication module, floating-point division module)
ModelSim
- Implementing a full adder in ModelSim by using Verilog Language
Verilog led
- Xilinx ISE开发平台实现4位的led灯循环点亮源代码，测试文件及约束(4 bit LED lamp cycle lighting)
按键去抖电路VHDL描述
- 在开发板FPGA：Spartan-3E 系列，型号：XC3S500E，封装：FGT320，速度-4，利用Xilinx ISE软件，利用VHDL软件编写按键去抖电路，包含实验说明以及代码实现VHDL.doc文件,UCF管脚绑定文件(In the FPGA:Spartan-3E development board series, XC3S500E, package: FGT320, speed -4, using Xilinx ISE software, write the debounce cir