资源列表
smartcar.c
- 上海交通大学智能车程序，全部的，欢迎下载。-Smart Shanghai Jiaotong University procedures, all are welcome to download.
arma_model_implemented_by_c_langguage
- 用C++实现的ARMA模型描述，较详细。-Implemented using C++ ARMA model described in detail.
compare_files
- program compare files in 2 directories. argv[1/2] - folder_1/2, argv[3] - file with result
cpldcontrol
- 一段cpld的控制程序，可以进行传并转换，读写接口，每秒64k-a cpld control procedures can be done - and switching to read and write interface per second 64k
5DIV
- 用Verilog实现5分频电路,比较实用-Program for 5-DIV circuit in Verilog
vhdl
- 用VHDL语言实现的多路选择器，分别有if、case等不同的方法-VHDL language with the multiplexer, respectively, if, case and other different ways
CIC32
- cic滤波器，没有用ip核，用vhdl语言写的32倍抽取，4阶，经过验证-cic filter, did not use ip core, the language used to write 32 times vhdl extract, 4 bands, proven
accumulator
- truong trinh se dien dai thuat toan cong don
fjawhawhfahwhv
- 单片机制作计算器,显示在LCD1602上，实现最简单的计算其功能-Single chip microcomputer making calculator, as shown in LCD1602, realize the most simple calculation its function
qdq
- 设计一个可容纳6组(或4组)参赛的数字式抢答器，每组设一个按钮，供抢答使用。 抢答器具有第一信号鉴别和锁存功能，使除第一抢答者外的按钮不起作用。 设置一个主持人“复位”按钮。 主持人复位后，开始抢答，第一信号鉴别锁存电路得到信号后，有指示灯显示抢答组别，扬声器发出2~3秒的音响。 设置一个计分电路，每组开始预置100分，由主持人记分，答对一次加10分，答错一次减10分 -The design can accommodate a group (or groups) participating
24clock
- 24小时的电子钟设计 24小时的电子钟设计 24小时的电子钟设计-24 hours in a 24-hour electronic clock electronic clock design design design electronic clock 24 hours 24 hours 24 hours designing electronic clock electronic clock design
FFFtestiSoPoHH
- Arduino Heart IR sensor SPo2 sketch