资源列表
lift-verilogHDL
- 利用verilog语言实现一个简单的电梯控制，可借助最小系统开发板进行试验-control lift by using verilong HDL
2407_PM
- ti的dsp芯片2407的无刷直流电机控制程序-ti' s dsp chip 2407 BLDCM control procedures
evmdm642
- 基于TI TMS320DM642的环境配置用 H头文件-H file for configure TMS320DM642
vhdl-clock-out-nodelay
- output an FPGA internal clock signal on an output port without additional routing delay
selctor
- 二选一的选择输出器....verilog 实现-2 Select an option to achieve the output device .... verilog
RAM
- 单端口RAM，自己写的单端口RAM，同步写入同步读出，包括TESTBENCH和测试模拟文件-RAM
HEX_BCD
- hexa to bcd signal program
clock
- 时钟分配电路，输入为时钟信号CLK，输出为信号F0~F5，这六个信 号中只允许有一个为高电平，F0、F2、F4的持续时间为2个CLK，F1、F3、F5的持续时间为4个CLK。 -A clock distribution circuit, the input clock signal CLK, the output signal F0 ~~ F5, the six signal only allowed to have a high level, F0, F2, F4 duration o
pulse_gen
- Pulse generator using VHDL for most of FPGAs
AD5300
- FPGA外部AD部分代码，FPGA芯片采用xilinx sptan3e 可以实现AD的采集-The FPGA external AD code, the FPGA chip using xilinx sptan3e can realize the collection of the AD
fifo_rs232
- 从FIFO到到RS232的实现，用于接收和缓存数据-TripAdvisor RS232 FIFO implementation for receiving data and cache
parall_interf
- SPI是串行外设接口(Serial Peripheral Interface)的缩写。SPI，是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB的布局上节省空间-Serial Peripheral Interface