CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .34 .35 .36 .37 .38 32639.40 .41 .42 .43 .44 ... 33646 »
  1. uart_driver

    0下载:
  2. uart coding for pic 16F877A micro controller its is used to communicate with pic and personal computer its fully working program
  3. 所属分类:Other Embeded program

    • 发布日期:2017-03-23
    • 文件大小:873byte
    • 提供者:aibo
  1. delay

    0下载:
  2. delay function for pic microcontroller it ll use to ur program
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-10
    • 文件大小:873byte
    • 提供者:aibo
  1. memory

    0下载:
  2. the memory program are used to design the fpga application for in very log module
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:873byte
    • 提供者:dhanagopal
  1. Muliply

    0下载:
  2. 16-bit multiplier in VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:873byte
    • 提供者:ahf
  1. slave_tb

    0下载:
  2. 实现对slave模块仿真的tb,利用三态始能实现。-verilog slave tb is useful
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:873byte
    • 提供者:don
  1. S3C2410A_LED

    0下载:
  2. S3C2410A是三星的一款基于ARM9为核心的芯片,这个程序是利用友善之臂的开发板控制LED小灯的-Is a Samsung S3C2410A ARM9 core-based chip, this program is to use the arm-friendly control of the board of small LED lights
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-09
    • 文件大小:873byte
    • 提供者:拉锁
  1. counter4

    0下载:
  2. 四位数码管计数,可以从0000一直计数到9999,用七段数码管显示。- 4 data counter,you can use it to count from 0 to 9999.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:873byte
    • 提供者:jarry lee
  1. Part3

    0下载:
  2. Quartus for 8x8 multiplier using lpm mult module from the library of parameterized modules in the Quartus II system.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:873byte
    • 提供者:Zeny
  1. true_dual_port_ram_single_clock

    0下载:
  2. Quartus II VHDL Template. True Dual-Port RAM with dual clock.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-02
    • 文件大小:873byte
    • 提供者:Trung
  1. shaomiaoqudong

    0下载:
  2. 完成扫描显示驱动电路的设计,实现在8 个数码管上轮流显示字符0-F 的功能。 -Complete the scan driver circuit design, implementation turns eight digital tube display characters 0-F.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-10
    • 文件大小:873byte
    • 提供者:刘红喜
  1. random

    0下载:
  2. 伪随机序列应用设计,应用与产生伪随机序列,FPGA实现-Pseudo-random sequence application design, application and generate a pseudo-random sequence, FPGA realization
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:873byte
    • 提供者:吴敏
  1. ADC

    0下载:
  2. VHDL spurce code for the main configuration of an ADC converter already wornking
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:873byte
    • 提供者:jsoe
« 1 2 ... .34 .35 .36 .37 .38 32639.40 .41 .42 .43 .44 ... 33646 »
搜珍网 www.dssz.com

浏览历史记录

关闭